面向智能卡的RSA密鑰對加速電路設計.pdf

1、隨著移動支付的日益普及，在享受支付便捷的同時保障信息的安全顯得尤為重要，因此信息安全中的加密技術和認證技術也隨之得到大力發(fā)展。其中RSA密鑰對，作為信息安全交換的重要組件，在如今的通信協(xié)議、密鑰傳輸與交換、數(shù)字簽名、身份認證等方面得到廣泛應用。
　　然而以智能卡為移動支付手段卻存在一個普遍現(xiàn)象，那就是在實時響應的要求下，多數(shù)智能卡在生成RSA密鑰對的過程中存在耗時過長、密鑰對長度過短等弊端，這直接導致了生成的密鑰對速度過慢同時安全

2、等級較低。
　　針對以上兩點弊端，本文在充分考慮了影響生成時間的關鍵因素后，對其中最重要的模乘運算單元采用多級流水結構，極大提高了模乘運算速度，同時針對模冪運算采用安全的并行算法，使得速度再次提升50％；此外針對密鑰對生成所需的其它關鍵子模塊實現(xiàn)硬件加速，在面積增加少許的情況下，進一步提高密鑰對的生成時間；本文所實現(xiàn)的硬件電路同樣支持從512bit至2048bit之間任意長度的RSA密鑰對，安全性得到大幅提高的同時具有良好的伸縮特

3、性。
　　本文在完成硬件設計之后，對加速電路進行Modelsim功能仿真，并基于Xilinx的Kintex-7 FPGA對電路進行FPGA實現(xiàn)并分析其性能。本文設計的電路最高工作頻率為82.898MHz，occupied slice為2423，共占用6319 slice register，7577 slice LUT，在30MHz下生成一組1024bit密鑰對耗時約0.6s，與相關文獻相比，本文在速度上具有明顯優(yōu)勢。
　　最