基于lvds的某武器遙測系統(tǒng)數(shù)據(jù)記錄儀研制

1、<p>　　基于LVDS的某武器遙測系統(tǒng)數(shù)據(jù)記錄儀研制</p><p><b>　　摘要</b></p><p>　　信息通信產(chǎn)業(yè)日新月異，對數(shù)據(jù)的存儲速度、容量、功耗、可靠性等要求越來越高，這就需要一套穩(wěn)定可靠的數(shù)據(jù)存儲系統(tǒng)。本設計結(jié)合國內(nèi)外研究現(xiàn)狀和課題要求，設計和研發(fā)了基于LVDS的某武器遙測系統(tǒng)數(shù)據(jù)記錄儀研制。</p><p>

2、;　　該系統(tǒng)搭建了以FPGA為基礎的硬件平臺，通過總線型LVDS接收數(shù)字信號，經(jīng)緩存后，以TTL電平形式存儲到大容量FLASH存儲器中。本設計利用FPGA開發(fā)周期短、可重構(gòu)性強和VHDL硬件語言的高靈活性等優(yōu)勢，實現(xiàn)了系統(tǒng)工作模式的控制，完成了接口設計和時序邏輯設計；采用多點到多點總線型架構(gòu)的LVDS接收器來接收采編裝置的大量數(shù)據(jù)，其特點為速度快，性能可靠性高。應用FPGA內(nèi)部FIFO進行數(shù)據(jù)緩存，減小了體積簡化了電路設計，實現(xiàn)了數(shù)據(jù)緩

3、存和跨時鐘域的速度匹配。采用大容量閃存做存儲器使系統(tǒng)具有了存儲數(shù)據(jù)量大以及掉電數(shù)據(jù)不丟失的特點。同時采用光電隔離對干擾進行了有效的控制?？傮w設計，既節(jié)省了開發(fā)成本，又縮短了開發(fā)周期，同時具有體積小、可靠性高等特點。</p><p>　　本文對LVDS高速總線傳輸技術和大容量存儲技術等關鍵技術在本系統(tǒng)中的應用進行了具體的敘述；并對系統(tǒng)總體方案設計、各功能模塊的具體實現(xiàn)原理以及設計過程中的各種問題與解決方法給出了詳細

4、的說明和研究。用模擬信號源的方法驗證了系統(tǒng)的可實現(xiàn)性與可靠性。最終通過與實測結(jié)果的比對，得出本系統(tǒng)的可行性、可靠性、有效性。</p><p>　　關鍵詞：LVDS，F(xiàn)PGA，存儲測試，F(xiàn)LASH</p><p>　　Research and Produce of certain weapon telemetry system Data logger Based on LVDS</p&

5、gt;<p><b>　　Abstract</b></p><p>　　The rapid development of information and communication industry, more and more specifications of data storage devices are required, such as storage speed,

6、 capacity, power consumption and reliability, which requires a reliable data storing system. this thesis combines research status and requirements of the subject, we designed a weapon telemetry system Data logger based o

7、n LVDS to complete the data storing tasks.</p><p>　　The system is built based on a FPGA hardware platform，which receives the digital signals through LVDS bus and after cache stored ,the data is stored into t

8、he large capacity FLASH memory in the form of TTL level. The design uses the advantages of FPGA’s short development cycle and strong reconstructing ability, together with the high flexibility of hardware descriptive lang

9、uage VHDL, to achieve the control of the system working mode, completed the design of interface and sequential logic design .</p><p>　　In this thesis，we introduces the application of LVDS based high-speed bu

10、s transmission technology and large-capacity storage technology, discusses related functional modules and some specific design principles，and explains several problems encountered in the design and gives out the correspo

11、nding measures. A set of testing is applied on the system to verify each module，and the testing results prove the feasibility，reliability and versatility of this design.</p><p>　　Keywords: LVDS, FPGA, Storag

12、e test,FLASH</p><p><b>　　目 錄</b></p><p><b>　　1緒論1</b></p><p>　　1.1 選題的研究背景及意義1</p><p>　　1.2 國內(nèi)外研究現(xiàn)狀2</p><p>　　1.2.1 LVDS技術的現(xiàn)狀與發(fā)展

13、2</p><p>　　1.2.2 存儲技術的現(xiàn)狀及發(fā)展3</p><p>　　1.3 課題研究內(nèi)容5</p><p>　　2 LVDS理論及電路設計關鍵技術7</p><p>　　2.1 LVDS技術7</p><p>　　2.1.1 LVDS簡述7</p><p>　　2.1.2

14、 LVDS的通信模式9</p><p>　　2.2 BLVDS技術10</p><p>　　2.3 LVDS/BLVDS數(shù)據(jù)傳輸?shù)年P鍵技術12</p><p>　　2.4 低壓差分技術的應用13</p><p>　　2.5 本章小結(jié)13</p><p>　　3 系統(tǒng)方案設計15</p><

15、;p>　　3.1 性能要求15</p><p>　　3.2 方案設計分析15</p><p>　　3.3 系統(tǒng)總體方案16</p><p>　　3.4 系統(tǒng)方案中各器件的選擇17</p><p>　　3.4.1 BLVDS接口芯片17</p><p>　　3.4.2 存儲器芯片的選擇18</p&

16、gt;<p>　　3.4.3 主控芯片的選擇20</p><p>　　3.4.4 電源芯片的選擇21</p><p>　　3.4.5 其它主要芯片的選取22</p><p>　　3.5 本章小結(jié)23</p><p>　　4 系統(tǒng)硬件電路設計24</p><p>　　4.1 數(shù)據(jù)接收模塊24&l

17、t;/p><p>　　4.1.1 BLVDS接口電路設計24</p><p>　　4.1.2 RS-422接口模塊26</p><p>　　4.2 Flash存儲模塊27</p><p>　　4.3 USB讀數(shù)模塊電路設計28</p><p>　　4.4 配置接口設計30</p><p>

18、　　4.5 電源電路設計32</p><p>　　4.5.1 3.3V電源設計32</p><p>　　4.5.2 隔離的5V、3.3V、2.5V電源設計32</p><p>　　4.6 退耦電路設計33</p><p>　　4.7本章小結(jié)34</p><p>　　5 系統(tǒng)的軟件設計35</p>

19、<p>　　5.1 FPGA通信邏輯設計35</p><p>　　5.1.1 控制接收數(shù)據(jù)程序36</p><p>　　5.1.2 數(shù)據(jù)緩存模塊37</p><p>　　5.1.3 FLASH存儲控制程序設計40</p><p>　　5.1.4 消抖程序設計47</p><p>　　5.2 US

20、B讀數(shù)軟件設計48</p><p>　　5.3上位機軟件設計51</p><p>　　5.4 本章小結(jié)53</p><p><b>　　6系統(tǒng)測試54</b></p><p>　　6.1 系統(tǒng)功能測試54</p><p>　　6.2 實測結(jié)果55</p><p>

21、;　　6.3 本章小節(jié)56</p><p>　　7 總結(jié)與展望57</p><p>　　7.1 工作總結(jié)57</p><p>　　7.2 工作展望57</p><p><b>　　參考文獻59</b></p><p>　　攻讀碩士學位期間發(fā)表的論文及所取得的研究成果62</p&g

22、t;<p><b>　　致 謝</b></p><p><b>　　1 緒論</b></p><p>　　1.1 選題的研究背景及意義</p><p>　　新中國成立以來，我國的航空航天事業(yè)在政府的支持下不斷發(fā)展，目前我國的航空航天事業(yè)在國際上已經(jīng)占有重要地位。探月衛(wèi)星的成功發(fā)射、我國位于世界前列的洲際導

23、彈水平以及很高的衛(wèi)星發(fā)射成功率等等，這些都說明了我國在航空航天發(fā)展方面取得了不可忽視的成就。</p><p>　　在航空航天事業(yè)的發(fā)展中，飛行器的研究至關重要。在研究中主要通過采用遙測系統(tǒng)和外測系統(tǒng)檢測到的數(shù)據(jù)來獲得目標對象的狀態(tài)。其中外測系統(tǒng)任務是對航天器進行跟蹤測量，獲取航天器的運動參數(shù)，確定航天器的軌道和位置。遙測系統(tǒng)的任務是接收從航天器發(fā)送的關于航天器上設備工作狀態(tài)、空間環(huán)境參數(shù)和宇航員的生理信息等[1]

24、。它在航天器一二級分離的時刻被釋放出來，耗盡的一級發(fā)動機經(jīng)爆破與二級分離，在數(shù)十萬米高空，與一級發(fā)動機殘骸一起起爆、燃燒、墜落，之后要找到它讀出測量到的參數(shù)[2]。</p><p>　　遙測技術是電子學科的一個分支，在科學研究中占重要地位。因此，研究遙測技術具有非常重要的意義。</p><p>　　按照傳輸信道的不同，遙測系統(tǒng)有無線電遙測和回收遙測兩種方式[3]。</p>&

25、lt;p>　　無線遙測技術作為主要的測試手段在航天項目研究和飛行器的飛行試驗中發(fā)揮了重大作用，它可以有效的節(jié)約成本和工作周期，而且具有信息反饋速度快、控制靈活，易管理的特點。但是有些場合并不適合采用這種方式來實現(xiàn)數(shù)據(jù)傳輸，例如在飛行器以很高的速度返回大氣層時，在某一高度和時間內(nèi)進入黑障區(qū)會中斷與地面的通信聯(lián)絡，此時以無線方式收發(fā)的數(shù)據(jù)都是無效的[4]；其次，航天飛行器發(fā)射后離地面距離很遠，使用無線方法，會使一定范圍內(nèi)的無線電器件也

26、可以接收到保密數(shù)據(jù)，此時它的安全性能很低，不利于用在航天試驗中。再次，無線方式的帶寬窄，不能實現(xiàn)速變參量多的傳輸，使用無線遙測方式可能會在試驗中不能測量到某些重要參數(shù)[5]。第四，無線遙測方式易受天氣因素（尤其是大霧）和環(huán)境因素影響，可靠性較差。綜上看來急需其它的測試手段來彌補這些缺點。</p><p>　　遙測記錄儀應運而生，將它界定為回收遙測系統(tǒng)中。在進行試驗前，把遙測記錄儀安裝在航天飛行器內(nèi)，實時記錄各種參

27、數(shù)，如高度、速度、航向、過載、姿態(tài)、推力、油量等，等航天飛行器著陸后尋找到記錄儀，根據(jù)讀取記錄儀中的數(shù)據(jù)來分析飛行試驗的結(jié)果。另外當遙測記錄儀安裝在飛行器上時能通過地面長線電纜網(wǎng)實時監(jiān)測其工作狀態(tài)。由于遙測記錄儀有很好的保護措施，所以能抗擊一定程度的猛烈撞擊、烈火焚燒、深海浸泡等外界影響。同時，在安全性能上回收遙測具有高可靠性，只要它方找不到“黑匣子”，就不能得到遙測數(shù)據(jù)[6]。所以，回收遙測在飛行器飛行試驗中得到了較廣泛的應用。<

28、;/p><p>　　同時面臨著采集器件ADC等性能的不斷提高，遙測記錄系統(tǒng)中要將采集到的大量數(shù)據(jù)高速穩(wěn)定實時的傳輸?shù)酱鎯ζ髦谐蔀槠款i，應用傳統(tǒng)的傳輸標準例如RS-422、RS-485、TTL等已經(jīng)不能滿足要求，需要用一種有效的手段去解決這個問題。采用LVDS（（LVDS(Low-Voltage Differential Signaling)即差分信號技術[7]，它的低壓擺幅特性能使信號傳輸率達到幾百兆比特每秒以上，同

29、時具有超低功耗、抗干擾性能好和低電壓供電等優(yōu)點）信號方式來傳輸采集數(shù)據(jù)可以解決此瓶頸。同時對于存儲器的容量也有很高的要求，且成功的研制出遙測數(shù)據(jù)記錄儀系統(tǒng)，對于航天飛行器的研究有著很好的指導作用。所以在本系統(tǒng)的研究中，數(shù)據(jù)存儲記錄儀采用LVDS接口來實時接收遙測綜合控制器采集后發(fā)出的多路數(shù)據(jù)并用大容量的存儲器將之存儲。</p><p>　　1.2 國內(nèi)外研究現(xiàn)狀</p><p>　　1.2

30、.1 LVDS技術的現(xiàn)狀與發(fā)展</p><p>　　隨著電子學和通信技術發(fā)展的神速，在日新月異的今天，LVDS技術可以滿足高速數(shù)傳適應于數(shù)據(jù)量急速增長的要求。現(xiàn)今國內(nèi)外對LVDS技術的研究已經(jīng)日益普及，尤其是NS公司和TI公司，作為研制LVDS技術的佼佼者，先后發(fā)行了頻率范圍很廣的基于LVDS的接口芯片，可滿足各種領域的要求[8]。其他廠商也努力研制、不斷創(chuàng)新，LVDS技術更加成熟，應用更為廣泛。</p&g

31、t;<p>　　綜合來看，國外LVDS產(chǎn)品的優(yōu)勢有兩個：首先是種類多，如NS公司研制的產(chǎn)品其頻率可以從幾十兆到幾吉，充分滿足了市場的各種要求；其次性能高，如德州儀器的SN65LVDS20，傳輸速率達到4Gbps，抖動小于45ps，延時小于630ps，傳輸速率很高，</p><p>　　功耗也極小。這些產(chǎn)品應用到各個領域中，發(fā)揮了很重要的作用。例如在科研上，Rolf Jahne等研制了可接收速率為1

32、.25Gbps的LVDS接收器，用于同步光纖網(wǎng)絡以及同步數(shù)字層級[9]。在通信方面，MAXIM公司研制的數(shù)傳率可以達到吉比特的LVDS串行器，還提供可編程擴頻調(diào)制功能，有效降低EMI，它工作于1.8V核電源，體積小，成本低，可用于導航和信號識別上[10]。</p><p>　　早前，因為各種原因，我國對LVDS技術的研究相對落后，自行研制的產(chǎn)品也很少，而且傳輸速率不高[11]。隨著信息通信業(yè)成為國民經(jīng)濟增長的支柱

33、和先導產(chǎn)業(yè)，首先面臨數(shù)據(jù)傳輸需要的急劇增加，繼而國內(nèi)開始重視LVDS技術，經(jīng)不斷研究有了技術的突破和創(chuàng)新。上世紀七十年代劉伯安等人開發(fā)了數(shù)傳率的可達3.125Gbps的多電平LVDS收發(fā)器。其發(fā)送器發(fā)送數(shù)據(jù)以5電平形式，接收器將接收到的信號恢復為一個固定幅度的信號（利用內(nèi)部的數(shù)控增益和自動增益控制電路）供給下一級AD轉(zhuǎn)換為數(shù)字信號。同年尤揚等人針對電源電壓低導致電路異常的問題，開發(fā)出的LVDS接收電路可以接收0.05~2.35V的低電壓

34、，數(shù)傳率為1.6Gbps。卞振鵬，姚若河和鄭學仁等在2008年提出一種1Gbps低功耗軌到軌的mini-LVDS接收器。利用新型的差分輸入級實現(xiàn)了軌對軌的輸入，通過共用負載管的NMOS和PMOS輸入對來接收信號，二極管連接的負載管鉗制穩(wěn)定了輸出的共模、差模。而且輸入級增益不受偏置電流制約[12]。</p><p>　　1.2.2 存儲技術的現(xiàn)狀及發(fā)展</p><p>　　存儲系統(tǒng)是數(shù)字信息

35、保存的重要場所，而數(shù)據(jù)信息是國家、企業(yè)和社會賴以生存和發(fā)展的基礎之一，促使存儲技術的熱潮在世界范圍內(nèi)興起?，F(xiàn)今比較成熟的記錄信息、存儲信息的方式主要有磁帶記錄方式和固態(tài)記錄器。磁帶記錄儀是采用磁性材料的剩磁效應將測量記錄在記錄儀表上。它采用了許多機械元件作為組成單元，存在占用空間大、耗電量大（導致電池使用時間短）、容量有限、控制繁雜度高的缺點，而且它存在易損壞的活動部件[13]，導致記錄儀毀壞。磁帶記錄儀的毀壞不易被修復，數(shù)據(jù)無法重新發(fā)

36、送，會造成數(shù)據(jù)丟失的情況。為彌補這些劣勢，逐漸出現(xiàn)固態(tài)存儲記錄儀，它是通過存儲芯片內(nèi)部晶體管的開關狀態(tài)來存儲數(shù)據(jù)的，相對于磁帶記錄器不需要讀寫頭、不需要存儲介質(zhì)移動（轉(zhuǎn)動），它的存儲密度高、存儲速度快、功耗低、體積小、重量輕。固態(tài)存儲器的制作工藝不斷提高，非常適用于做飛行器的數(shù)據(jù)存儲設備。</p><p>　　隨著固態(tài)存儲器的不斷發(fā)展，其制作工藝、存儲密度、功耗等性能大幅度提升，各個領域都開始青睞固態(tài)存儲器產(chǎn)品，

37、相關公司也紛紛投入對固態(tài)存儲器的研究中。研究的原始初衷為代替磁帶記錄器，所以在外形、功能等方面仍和磁記錄儀相似。在固態(tài)存儲器件的應用基礎上，固態(tài)記錄器于上世紀八十年代初投入使用，首先是應用到軍事領域[14]。例如Fairchild0航天公司針對極地軌道磁測量衛(wèi)星研制的一款以cmos ram為存儲介質(zhì)的固態(tài)記錄器?，F(xiàn)如今固態(tài)記錄器的發(fā)展前景更為廣闊，在眾多的生產(chǎn)廠商中L-3通信公司和美國的CALCULEX公司為領軍者，位于世界軍工企業(yè)10

38、0強。L-3通信公司生產(chǎn)的記錄器主要應用于航天領域，它們公司研制的美國國家海洋大氣局第三代實用氣象觀測衛(wèi)星NOAA，其軌道接近正圓的太陽同步軌道，用于日常的氣象業(yè)務。另一款美國航天局發(fā)射的LANDSAT陸地衛(wèi)星，其軌道設計為與太陽同步的進極地圓形軌道，確保遙感感測條件的基本一致，利于圖像的對比。彈載記錄器BLU-109的存儲介質(zhì)為閃存，再不加炸彈組件的情況下重約906千克，可侵徹1米多厚的加固混凝土結(jié)構(gòu)，應用于空中發(fā)射導彈。隨著半導體技

39、術的飛速發(fā)展，固</p><p>　　國內(nèi)對數(shù)據(jù)存儲技術的研制起步較晚，初期階段僅是研制以磁心為記憶元件的磁芯存儲器。隨著數(shù)據(jù)的爆炸性增長，根據(jù)我國國家信息化建設的緊迫要求和高科技產(chǎn)業(yè)發(fā)展的要求，中國的存儲產(chǎn)業(yè)開始進入快速發(fā)展的階段。中科院為我國最早將固態(tài)存儲器實際運用到衛(wèi)星上的部門，于1999年發(fā)射的實踐五號，是我國第一顆采用公用平臺思想設計的小型科學實驗衛(wèi)星。它的存儲介質(zhì)為SDRAM[16]，完成了對航天器S

40、波段高速數(shù)傳發(fā)射機與大容量固態(tài)存儲器進行在軌測試的任務。</p><p>　　中北大學也很重視數(shù)據(jù)記錄儀的研制：在2007年研制的過載測試系統(tǒng)，成功應用于彈丸侵徹混凝土硬目標以及彈丸侵徹硬土與混凝土復合介質(zhì)加速度的測試[17]。研究的別的一系列產(chǎn)品也都成功的用于實際測量中，并取得良好的結(jié)果[18]。</p><p>　　根據(jù)固態(tài)記錄器技術的發(fā)展來看，主要投入的方向為：</p>

41、<p><b>　　1）高速率</b></p><p>　　面對采集器件ADC等性能的提高，采集后大量數(shù)據(jù)的高速穩(wěn)定實時傳輸?shù)酱鎯ζ髦谐蔀槠款i，總線接口技術可解決此問題。</p><p><b>　　2）大容量</b></p><p>　　由于實際應用中對記錄器容量需求顯著增加，因此要求記錄器單機容量越來越大，

42、有的要求幾T的量級。</p><p><b>　　3）低功耗</b></p><p>　　隨著集成電路的集成度不斷提高，低壓供電成為急需，可以降低功耗減小成本；還能利用掉電進掉電中斷的方式，將要保存的數(shù)據(jù)保存下來，降低系統(tǒng)功耗。</p><p><b>　　高集成度</b></p><p>　　隨著

43、集成電路的不斷發(fā)展，存儲器的設計趨向于軟件設計，使得人們對體積小、耐用、技術含量高的存儲器越來越大的需求的到滿足，它在整個集成電路產(chǎn)業(yè)中發(fā)揮得作用越來越大。</p><p><b>　　5）模塊化</b></p><p>　　固態(tài)記錄儀今后的主流設計方向是模塊化、系列化、標準化，大幅度降低了工作周期很成本費用[19]。</p><p>　　1.

44、3 課題研究內(nèi)容</p><p>　　本文為基于LVDS的某武器遙測系統(tǒng)數(shù)據(jù)記錄儀研制，整個系統(tǒng)的設計思路是首先在接收數(shù)據(jù)端實時接收由采集和加密部件發(fā)出的大量數(shù)據(jù)，并將接收到的差分信號數(shù)據(jù)轉(zhuǎn)換為我們常用的TTL信號，送入FIFO進行緩存，然后由通信控制器件FPGA將數(shù)據(jù)寫入FLASH存儲器中，最終由上位機通過USB接口來讀取存入存儲器的數(shù)據(jù)。以下為章節(jié)安排：</p><p>　　第一章：闡

45、述了本設計的研究背景和意義，分析了國內(nèi)外的研究現(xiàn)狀，并提出了本課題的研究內(nèi)容。</p><p>　　第二章：簡介LVDS技術和Bus LVDS的相關理論，概括了傳輸?shù)蛪翰罘中盘柕母咚贁?shù)字電路的關鍵技術，最后簡要介紹低壓差分信號的應用。</p><p>　　第三章：根據(jù)性能要求，設計了系統(tǒng)的總體方案，并對器件做了選型。</p><p>　　第四章：系統(tǒng)硬件電路設計：主

46、要包括數(shù)據(jù)接收模塊、數(shù)字隔離模塊、數(shù)據(jù)存儲模塊、USB接口模塊。</p><p>　　第五章：軟件設計與實現(xiàn)：采用ISE9.1進行模塊化編程，論述了各模塊的功能及實現(xiàn)；介紹了上位機軟件的實現(xiàn)。</p><p>　　第六章：對系統(tǒng)進行了功能測試，并進行實測實驗，比對結(jié)果。</p><p>　　第七章：總結(jié)全文，闡述了本設計要完成的工作，概括了需要進一步完善的內(nèi)容。&l

47、t;/p><p>　　2 LVDS理論及電路設計關鍵技術</p><p>　　2.1 LVDS技術</p><p>　　2.1.1 LVDS簡述</p><p>　　現(xiàn)今有很多種邏輯電平形式，其中使用最多的是CMOS及LVTTL，但隨著信息產(chǎn)業(yè)的發(fā)展，對數(shù)傳率、傳輸距離等特性的要求逐漸增高，傳統(tǒng)的邏輯形式已經(jīng)無法滿足要求。而出現(xiàn)的LVDS高速邏輯

48、電平則是應運而生。它是一種具有低擺幅的低壓差分信號傳輸技術，也是一種通用的接口標準，適合高速數(shù)據(jù)傳輸。LVDS最早由美國NS公司提出，此技術經(jīng)ANSI/TIA/EIA-644-1995標準規(guī)定得到了業(yè)界認可，其主要是規(guī)定了LVDS傳輸?shù)碾娞匦浴?lt;/p><p>　　LVDS技術可使產(chǎn)品達到100Mbps—1Gbps以上的高數(shù)據(jù)傳輸速率，來源于它擺幅為350mV的低壓差分信號，可使數(shù)據(jù)快速過渡和切換。此外，這種機制

49、與特性決定了LVDS技術抗噪聲性能好、耗電量小的優(yōu)點。LVDS技術的設計理念適用于印制電路板內(nèi)的數(shù)據(jù)傳輸，同樣能使電路板、模塊、機架、機柜或機箱與機箱之間進行穩(wěn)定傳輸。應用于較復雜的接口通信芯片組時不僅減少了連接器所需的物理空間，還大幅降低了系統(tǒng)的連接器和電纜成本。綜上所述，要獲得高速數(shù)據(jù)傳輸，LVDS為一個理想的解決方案。</p><p>　　圖2.1 LVDS驅(qū)動器和接收器原理圖</p><

50、;p>　　圖2.1的驅(qū)動器中有一個標稱值為3.5mA的恒流源。M1、M2、M3、M4為NMOS管。工作狀態(tài)為M1、M4導通，M2、M3截至，因為接收器輸入阻抗非常，所以3.5mA的電流幾乎全部從下往上流過一百歐姆的電阻；或者M2、M3導通，M1、M4截止，電流從上往下流過一百歐姆的電阻。故在接收器的輸入端產(chǎn)生了±350mV的電壓，即形成一個有效的“1”或“0”的邏輯狀態(tài)。</p><p>　　綜上

51、可得LVDS相對于其它接口有以下優(yōu)點：</p><p><b>　　1）高速傳輸能力 </b></p><p>　　由于LVDS邏輯電平是幅度非常低的信號，變化為350mV左右，相比于其他高電平接口，狀態(tài)可以更快的切換。對于點到點的連接，傳輸速率高達數(shù)百Mbps。</p><p><b>　　2）低功耗特性 </b><

52、;/p><p>　　LVDS是恒流源驅(qū)動，它的電流不會隨著頻率的增加而改變，所以LVDS的功耗基本是恒定的。尤其在高頻條件下，LVDS的功耗明顯遠遠低于CMOS 的功耗。在傳輸速率越來越高的今天，LVDS的低功耗特性越來越顯著。</p><p><b>　　3）低電源供電 </b></p><p>　　隨著集成電路的集成度不斷提高，低壓供電成為急需

53、。低電壓不僅可以降低功耗減小成本，還能大幅度減小芯片的散熱壓力。LVDS是的低壓擺幅信號，供電電壓只需提供低電壓。</p><p><b>　　4）噪聲性能好 </b></p><p>　　LVDS技術的驅(qū)動器采用的是奇數(shù)模式，即驅(qū)動器的傳輸線上傳輸?shù)氖堑攘?、方向相反的電流，這種兩根差分線互為返回路徑的模式不易受開關噪聲的干擾，產(chǎn)生電波輻射小。其次，LVDS的低壓擺幅

54、攜帶能量小，產(chǎn)生電磁輻射的電場強度就會小，從而EMI很低。而且LVDS的差分傳輸線緊密耦合時，只響應正負電壓之差，故其發(fā)出的電磁場相互抵消，抑制了共模噪聲。 </p><p><b>　　5）高可靠性 </b></p><p>　　LVDS的驅(qū)動器和接收器是恒流源驅(qū)動，避免熱插拔時造成的損壞。同時在出現(xiàn)輸入開路或輸入懸浮等鏈路狀況或故障時，能啟動故障防護功能，保證了性

55、能的穩(wěn)定。 </p><p><b>　　6）成本低廉 </b></p><p>　　LVDS僅需要一個終接電阻，有的芯片將此電阻內(nèi)嵌于芯片中，相對其他傳輸線路更節(jié)省成本，同時它的耗電量小的特性，可增大印制電路板的使用率。</p><p>　　2.1.2 LVDS的通信模式</p><p>　　LVDS通信模式是專門針

56、對點到點信號傳輸而設計的，也可以實現(xiàn)一點對多點的連接[20]。</p><p><b>　　1）點對點</b></p><p>　　圖2.2為典型的點對點拓撲的LVDS驅(qū)動器和接收器對。對互連阻抗的控制、驅(qū)動器的負載是否恰當及互連的終接方法，是設計低抖動信號傳輸時要考慮的關鍵問題。</p><p>　　圖2.2 點對點拓撲結(jié)構(gòu)原理圖</p

57、><p>　　這種結(jié)構(gòu)簡單易操作，連接PCB板與電纜的連接部件少，蘊含著可以很大程度上調(diào)節(jié)信號線路的阻抗，保證數(shù)據(jù)的高速傳輸。采用LVDS接口可以提供快速邊沿的驅(qū)動器輸出信號，該信號可保證數(shù)Gbit的傳輸速率。同時這種快速切換的信號對于任何的阻抗不連續(xù)點都極為敏感，需要人們對互連進行精心的設計。</p><p><b>　　2）點對多點</b></p>&l

58、t;p>　　與點到點拓撲不同，多點拓撲采用了共享單種互連的多個信號驅(qū)動器和接收器。采用單個驅(qū)動器和多個接收器時的多點拓撲結(jié)構(gòu)則被稱為“多分支”拓撲。</p><p>　　圖2.3 多分支拓撲結(jié)構(gòu)原理圖</p><p>　　圖2.3是典型的點對多點的結(jié)構(gòu)圖，這種結(jié)構(gòu)在遠端的接收器端對信號總線進行終接，只有在信號驅(qū)動器位于總線上相對于接收器的另一端時才能采用。在其他的情況下，總線的兩端都

59、需要終接。</p><p>　　LVDS在實現(xiàn)多點數(shù)據(jù)通信中，通信節(jié)點較多時，需要考慮的主要是阻抗匹配（按照IEEE規(guī)定，電阻為100Ω）等配置，設計不良會很大程度上波及通信的可靠性。多個驅(qū)動器和多個接收器與一條共用總線之間的物理連接，是成功的多分支拓撲結(jié)構(gòu)設計所面臨的一個特有的挑戰(zhàn)[21]。此挑戰(zhàn)主要在于器件的加載和器件的連接線（短引線）在共有總線上引入的阻抗不連續(xù)性。讓受到加載的總線保持匹配和使用信號沿受到調(diào)

60、控的信號驅(qū)動器，是在多點拓撲中實現(xiàn)無錯信號傳輸?shù)年P鍵。LVDS的兩個版本已經(jīng)針對多點結(jié)構(gòu)進行了優(yōu)化：總線LVDS（B-LVDS）和多點LVDS（M-LVDS）。</p><p>　　綜上所述，LVDS是專門針對點到點信號傳輸而設計的，點到點鏈路可以在芯片組最高性能下運作（如連接能夠支持此速度）。一些器件可以用于點到多點的應用中，這依賴于輸出沿速率、線腳長度、負載數(shù)、負載間距等。但是嚴格地說，只有B-LVDS和M-

61、LVDS總線收發(fā)器才可支持點到多點的配置。所以綜合考慮，為了實現(xiàn)本設計要求的接收多路LVDS信號，即多點數(shù)據(jù)通信，最終選擇BLVDS作為接收器件。</p><p>　　2.2 BLVDS技術</p><p>　　Bus LVDS（bus low voltage differential signaling），也叫總線型LVDS，簡稱BLVDS，是為了適應數(shù)據(jù)傳輸發(fā)展而延伸出來的。這項技術的

62、面世進一步將LVDS的應用范圍擴大。主要應用于多點通信范疇[22]。典型的總線應用配置一般為雙向半雙工點到點配置和多點總線配置，分別如下圖2.4和2.5所示：</p><p>　　圖2.4 點到點配置</p><p>　　圖2.5 多點總線配置</p><p>　　BLVDS應用于總線多站式及多點方案，要附加總線仲裁設計、更大的驅(qū)動電流和更好的阻抗匹配設計。B-LV

63、DS具有LVDS的許多特性，但采用了強度高得多的電流驅(qū)動(典型值10mA)和受控(更慢)的信號沿速率。增強的驅(qū)動電流以便驅(qū)動線路兩端均設有終端裝置的雙向總線。受控信號沿變化率有助于減小分支結(jié)構(gòu)中由于多處負載和相應的端引線而引起的反射。但較慢的信號沿變化率限制了B-LVDS數(shù)據(jù)傳輸率，使之一般不超過800Mbps。它的主要特點為：</p><p><b>　　1）高速應用</b></p&

64、gt;<p>　　2）低功耗：BLVDS切換到一種互連只需要10mA的回路電流。一般來說，BLVDS的負載功率僅為2.5mW。這遠低于其它高性能總線技術，它們需使用大電流（BTL需高達80mA和GTL需40mA）[23]。</p><p>　　3）低擺幅/低噪聲/低EMI：BLVDS使用的是低擺幅的差分信號，由2.1.1已經(jīng)分析過，可知這種信號可以降低噪聲減小EMI。下圖2.6是各種背板技術電壓擺幅

65、的比較：</p><p>　　圖2.6 各背板技術電壓幅值的比較</p><p>　　綜上所述，BLVDS相對于別的總線技術來說有很多的優(yōu)勢，就總體的系統(tǒng)功耗帶來的優(yōu)勢而言，沒有哪種總線驅(qū)動技術堪與BLVDS相比。BLVDS的片上功耗最低，它可以僅用10mA就驅(qū)動重負載的總線，它還可以最大限度減小來自于其他與總線相連的收發(fā)機對總線的加載效應。在系統(tǒng)總體性能方面也帶來的另一個巨大的好處，即端

66、接的低成本和端接器的低功率耗散[24]。</p><p>　　BLVDS技術是針對多點總線接口問題提出的一個理想解決方案。它在工業(yè)控制、電信基礎設施和計算機的外圍設備接口等領域具有廣闊的應用空間[25]。BLVDS解決了許多在高速總線設計方面所面臨的挑戰(zhàn)，有效的彌補了LVDS在多點數(shù)據(jù)通信中的缺陷。</p><p>　　2.3 LVDS/BLVDS數(shù)據(jù)傳輸?shù)年P鍵技術</p>

67、<p>　　在應用LVDS/BLVDS技術時，要根據(jù)其特性掌握差分信號在單板設計上的經(jīng)驗法則。低壓差分信號在系統(tǒng)整體的布局、印制電路板的布線構(gòu)思、減小EMI（電磁干擾）/EMC（電磁兼容）的設計等等都是需要特別注意的事項。在此，設計時應注意的幾個方面為下所列：</p><p>　　1）印制電路板應使用四層或四層以上，對于邊沿變化率高的TTL信號要與差分線用地層隔開，防止TTL單端信號串入LVDS傳輸

68、線上引起干擾。若必須使兩種形式的電平方式放置在同一層時，要確保這兩種電平信號間隔較遠，最好使用隔離電路將之隔開；建議分層的順序為Bus LVDS信號層、電源信號層、地信號層、TTL信號層及其它信號層。 </p><p>　　2）在印制電路板上，盡量保持兩條差分線對等間距，以避免差分阻抗的不連續(xù)性。其次尤其注意等長，避免出現(xiàn)兩條傳輸線上的時延引起共模噪聲；</p><p>　　3）在滿足第二

69、條的情況下，差分線的布設要盡量短，目的在于縮短電磁干擾/電磁兼容的線路。在差分線對內(nèi)，線間距也要盡可能小，保證傳輸線緊耦合，提高抗噪聲能力。</p><p>　　4）差分傳輸線最好不要更換層次，更換參考平面，不得不換層時，差分線對要嚴格保持一致?lián)Q到另一層。</p><p>　　5）PCB板中要控制過孔的數(shù)量，并將過孔值徑調(diào)節(jié)至合適范圍，將容性電感的值控制在最??；</p>&l

70、t;p>　　6）要保持LVDS信號線的PCB地線層返回路徑的連續(xù)。不要跨越分割，否則跨越分割部分的傳輸線會因為參考平面的不連續(xù)或缺少參考平面而導致阻抗的不連續(xù)[26]；</p><p>　　7）布線不使用90°拐角走線，那樣會導致阻抗不連續(xù)，應用圓弧走線或者135°折線；</p><p>　　8）差分傳輸線對與對的間距為4-6倍的對內(nèi)間距。此間距的設定為降低串擾的

71、影響。在高數(shù)據(jù)率情況下，對與對的間距要調(diào)節(jié)至10倍。條件允許的情況下在對與對的間距中安放接地過孔或布置地線。</p><p>　　9）安裝終端匹配電阻在信號傳輸上，來產(chǎn)生正常工作的差分電壓，同時可以消除反射。此端接電阻阻值為Rterm=2×Z0（Z0為單端信號線的特性阻抗），一般要控制在85Ω-116Ω之間，最好為100Ω，此阻值在接收端可以呈現(xiàn)很好的差分信號。匹配電阻使用封裝比較小的貼片電阻[27]，

72、布設位置就近于管腳（5毫米內(nèi)）。</p><p>　　10）LVDS的傳輸媒介是電纜時，要防止信號在媒質(zhì)終端處發(fā)生反射，要使用與電纜相匹配的終端電阻以減少電磁干擾。LVDS器件也要盡可能放置于連接器LVDS輸入端的附近。</p><p>　　2.4 低壓差分技術的應用</p><p>　　此技術目前的應用領域非常廣泛，例如在航空航天領域、汽車電子領域、各種通信領域

73、等對LVDS技術的使用持續(xù)增長。在航空航天領域，LVDS技術適用于對數(shù)據(jù)或圖像的高速實時可靠傳輸要求很高的情況；在移動通信領域 ，LVDS技術可實現(xiàn)基站內(nèi)部巨量數(shù)據(jù)在背板、電纜和電路板中的高速傳輸，降低空間、噪聲和耗電量等參數(shù)。在汽車電子領域，此技術可降低汽車視頻干擾以及滿足越來越大的數(shù)據(jù)吞吐量。在雷達應用領域，解決了雷達系統(tǒng)中多信道、高速數(shù)傳的問題。同樣地，LVDS技術在其他領域內(nèi)的應用也日益普遍。</p><p&

74、gt;<b>　　2.5 本章小結(jié)</b></p><p>　　本章介紹了LVDS技術和Bus LVDS技術的基本工作原理、技術特點、在設計時為保證信號的質(zhì)量需要注意的事項以及這些技術的應用。LVDS獨特的工作原理決定了它的優(yōu)勢。其新技術的擴展BLVDS技術，解決高速、多點總線接口問題。根據(jù)這些技術的有特點分析了LVDS技術在實際設計中需要考慮的因素，最后介紹了它在各個方面的應用。</

75、p><p><b>　　3 系統(tǒng)方案設計</b></p><p>　　基于LVDS的某武器遙測系統(tǒng)數(shù)據(jù)記錄儀裝置要完成實時接收采編單元和加密單元下發(fā)的高速并行數(shù)據(jù)，同時將數(shù)據(jù)不間斷的存入存儲器中，最后由讀數(shù)接口讀出顯示于上位機。本章將根據(jù)設備技術條件，給出數(shù)據(jù)記錄儀裝置設計總體方案及其結(jié)構(gòu)組成。</p><p><b>　　3.1性能要求

76、</b></p><p>　　1）存儲容量：4GByte</p><p>　　2）存儲速率：20Mbps</p><p>　　3）數(shù)據(jù)輸入口：采編單元數(shù)據(jù)通過LVDS接口傳送給數(shù)據(jù)存儲記錄儀，其中包括8位并行數(shù)據(jù)、一個同步時鐘、一個高電平存儲啟動信號（持續(xù)時間大于20ms）。</p><p>　　4）讀數(shù)接口：讀數(shù)接口用于讀取數(shù)

77、據(jù)存儲記錄儀的數(shù)據(jù)。</p><p>　　5）供電輸入口：數(shù)據(jù)記錄儀裝置接收數(shù)據(jù)模塊由采編單元和加密單元供電，供電電壓為+5V。</p><p>　　6）接插件：要滿足數(shù)據(jù)速率、管腳數(shù)量、抗沖擊要求。</p><p>　　7）可靠性：0.97</p><p>　　8）體積：100×120×150mm3?？紤]到系統(tǒng)是在高沖擊

78、、高壓等惡劣環(huán)境下運行，所以整個系統(tǒng)必須要考慮到應用環(huán)境，以保證系統(tǒng)功能的實現(xiàn)。由于體積有限制，設計電路時要盡量選用體積小的器件，同時PCB布局也需要精心優(yōu)化。</p><p>　　3.2 方案設計分析</p><p>　　本設計要完成的是工作基于LVDS的某武器遙測系統(tǒng)數(shù)據(jù)記錄儀研制。系統(tǒng)的各項功能是否能實現(xiàn)，取決于大量的工程實用化問題。因此，在進行方案設計時要分析實際問題，進而對系統(tǒng)進

79、行詳細歸納總結(jié)。本系統(tǒng)設計在以下原則下進行：在充分了解測試對象的特點、測試場所的復雜和現(xiàn)有的測試方法的情況下，需要有針對性的考慮以下幾個方面：</p><p>　　1）本系統(tǒng)要接收采編單元和加密單元的數(shù)據(jù)，系統(tǒng)速率要求為20Mbps。若采用串行接收雖然成本低，傳輸電纜較少，可實現(xiàn)遠距離的信號傳輸，但是對傳輸?shù)乃俾室筝^高，高頻電路的設計相對復雜，而并行接收雖然傳輸電纜較多，但是可以降低系統(tǒng)的傳輸速率，所以采編單元

80、和加密單元將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)進行傳輸。本系統(tǒng)采用BLVDS接收器芯片來并行接收8位差分數(shù)據(jù)以及1位同步信號，這樣可以將數(shù)據(jù)的速率降為2.5Mbps，滿足速率指標的要求。</p><p>　　2）接收的數(shù)據(jù)中有1位為存儲啟動差分信號（持續(xù)20ms的高電平），當檢測到此信號時，開始存數(shù)。由于接收此信號不需要有較高的接收速率，可采用RS-422接口芯片。 </p><p>　　3）數(shù)據(jù)的接

81、收電路和存儲電路是數(shù)據(jù)記錄儀的核心。整個系統(tǒng)的邏輯時序控制芯片采用FPGA，可以簡化電路設計，減小電路體積，而且它內(nèi)部有集成的RAM，可以實現(xiàn)數(shù)據(jù)的緩存，避免用外部FIFO，減少了系統(tǒng)功耗。 </p><p>　　4)本系統(tǒng)在讀取數(shù)據(jù)時采用USB串行接口讀數(shù)，數(shù)據(jù)讀取可靠，無讀數(shù)錯位與丟位現(xiàn)象。</p><p>　　5)為了有效地抑制系統(tǒng)噪聲、減少干擾，采用數(shù)字隔離電路以及合理的PCB布板

82、。</p><p>　　6)接插件選用J110-37ZJ。此接插件為37個引腳的航空接插件，滿足10路差分數(shù)據(jù)、電源和地的要求，也滿足速率和抗沖擊的要求。</p><p>　　7)電源供電要滿足系統(tǒng)中各個器件的要求。系統(tǒng)的采編和加密單元輸出+5V直流供電電源，經(jīng)兩個電源轉(zhuǎn)換輸出兩路所需電壓，一路供給BLVDS接口與RS-422接口，另一路在通過DC/DC模塊轉(zhuǎn)換為所需要電源供給其他器件。&

83、lt;/p><p>　　3.3 系統(tǒng)總體方案</p><p>　　系統(tǒng)設計時本著可靠性高、運行穩(wěn)定和低成本、低功耗的研制理念，應用模塊化設計方式，每塊都有各自實現(xiàn)的功能和單獨的I/O接口。這些模塊組合后構(gòu)成整個系統(tǒng)實現(xiàn)產(chǎn)品要求的各項功能。該方案以可編程邏輯器件FPGA實現(xiàn)各模塊與主控制器的相互通信，完成數(shù)據(jù)的接收存儲及讀取。整個系統(tǒng)包含七部分：BLVDS接口電路、RS-422接口電路、數(shù)字隔離

84、電路、可編程邏輯器件（FPGA）、FIFO緩存、存儲介質(zhì)及USB接口電路。系統(tǒng)原理框圖見圖3.1。</p><p>　　圖3.1 系統(tǒng)總體設計框圖</p><p>　　系統(tǒng)上電后，采編提供的+5V電源通過電源轉(zhuǎn)換和電源隔離芯片得到各模塊所需的電壓，然后FPGA給RS-422發(fā)出控制命令，使RS-422接口芯片的接收使能端有效，進入接收狀態(tài)。當FPGA檢測到RS-422接收到持續(xù)20ms的高

85、電平，就控制BLVDS芯片和FIFO進入工作狀態(tài)，開始接收由采集及加密部件采集到的大量數(shù)據(jù)，將之轉(zhuǎn)換為并行的TTL信號后存入FIFO。最后將數(shù)據(jù)寫入FLASH存儲器中，最終計算機通過USB接口來讀取存儲器的數(shù)據(jù)，并顯示于上位機進行讀取工作。</p><p>　　3.4 系統(tǒng)方案中各器件的選擇</p><p>　　3.4.1 BLVDS接口芯片</p><p>　　B

86、LVDS產(chǎn)品有兩種類型，可以為所有總線配置提供最優(yōu)化的接口器件。兩個系列分別是線路驅(qū)動器/接收器和串行器/解串器芯片組[29]。本設計要求接收并行的差分數(shù)據(jù)，所以選擇BLVDS系列中的線路接收器。</p><p>　　芯片DS92LV090A是九通道BLVDS收發(fā)器，它是BLVDS收發(fā)器系列中的一個器件，設計專用于高速、低功耗的專用背板或電纜接口，此芯片主要的特點為：傳輸BLVDS信號；傳輸延遲最大為3.2nS；

87、共模電壓范圍是0.1V到2.3V；低電壓CMOS設計；信號傳輸速率在100Mbps以上；接收靈敏度為±100mV；工作電壓3.3V；雙端應用設計；平衡輸出電阻；當電源中斷時總線引腳呈高阻態(tài)；驅(qū)動器通道到通道的偏移時間典型值為230ps；接收器通道到通道的偏移時間典型值為370ps[30]。其簡化的功能框圖如下圖3.2所示：</p><p><b>　　圖3.2 功能發(fā)送</b>&l

88、t;/p><p>　　此芯片器件內(nèi)部包括九個差分線路的驅(qū)動器和九個接收器。即此芯片既可以做驅(qū)動器，也可以做接收器。當作為接收器時，將差分BLVDS電平轉(zhuǎn)換為標準的TTL/CMOS電平，如表3.1所示：</p><p><b>　　表3.1 接收模式</b></p><p>　　從上述特點來看，既滿足本系統(tǒng)所要求的要接收9路LVDS并轉(zhuǎn)換為TTL信號

89、，又滿足速度指標，所以選用此芯片。</p><p>　　3.4.2 存儲器芯片的選擇</p><p>　　本裝置的存儲功能是一個重要環(huán)節(jié)，要考慮存儲介質(zhì)的各項功能是否滿足設計要求。</p><p>　　常用存儲介質(zhì)特性如下表3.2所示：</p><p>　　表3.2 存儲介質(zhì)特性表</p><p>　　由表中可見，F(xiàn)L

90、ASH具有容量大、速度快、功耗小、價格低的特點，適合作為本數(shù)據(jù)存儲系統(tǒng)的存儲介質(zhì)。FLASH從其內(nèi)部構(gòu)造來說分為兩種：NOR型和NAND型。NOR型FLASH的地址線和數(shù)據(jù)線分離不復用，編程以字節(jié)或字為單位，擦除以塊為單位，編程和擦除的速度較慢，耗電量大，價格高。而NAND型FLASH的數(shù)據(jù)線與地址線復用，讀操作和頁編程操作都以頁為單位，因此編程和擦除的速度較快，而且體積小，價格低。但其隨機讀取速度慢，芯片內(nèi)存在無效塊，操作前需要進行無

91、效塊檢測[31]。根據(jù)本系統(tǒng)存儲容量高、速度快、低功耗的特點。在眾多生產(chǎn)存儲芯片的廠商中，考慮到三星公司產(chǎn)品設計成熟，選用K9WBG08U1M，存儲容量為4GB，傳輸速度快。</p><p>　　K9WBG08U1M有16384塊，每塊有64頁，每頁的存儲容量是4KB，寫入1個字節(jié)的最快時間為25ns[32]?？梢缘贸龃似骷膶懭胱止?jié)速度最高為1/25ns=40Mbps，而且向存儲芯片內(nèi)寫入數(shù)據(jù)的時間有加載時間和

92、編程時間，則寫完4KB容量的一頁需要的加載時間總共為：</p><p>　　25ns×4KB =102.4μs</p><p>　　K9WBG08U1M的廠家定義的編程時間最大為700μs。由于未知數(shù)據(jù)在存儲過程中的精確編程時間，同時為降低錯誤概率，采用700μs分析存儲速度，經(jīng)計算得此芯片的最低存儲速度為：</p><p>　　V=4096/(700+1

93、02.4)=5.1MB/s</p><p>　　滿足指標（4GB，20Mbps）要求。</p><p>　　3.4.3 主控芯片的選擇</p><p>　　單片機作為一款主流芯片有很多優(yōu)點，但它在工作時需按指令進行對應讀取、譯碼的操作，速度比較慢無法應用在高速數(shù)據(jù)傳輸。而且控制程序的增加會引起“復位”和“程序跑飛”，出現(xiàn)誤傳輸[33]。所以單片機作為主控芯片實現(xiàn)高速

94、數(shù)據(jù)的實時傳輸不太理想；</p><p>　　DSP即數(shù)字信號處理器，跟其他運算器相比優(yōu)點是運算速度快，在信號處理領域應用普遍。但DSP同單片機一樣要通過繁瑣的指令周期，適用于復雜的算法，在控制方面做主控芯片不可取[34]；</p><p>　　ASIC在速度、功耗、穩(wěn)定性上都有優(yōu)勢，是一種專門為某個特定功能而開發(fā)出來的集成芯片，但是設計費用很高。</p><p>

95、　　集成度高、系統(tǒng)簡單、高速、體積小和通用性好的優(yōu)點。其內(nèi)部豐富的邏輯資源以觸行，加速了算法的實現(xiàn)。此外FPGA的功耗相對較低，可以用在對功耗要求高的場合[35]。FPGA的典型結(jié)構(gòu)如圖3.3所示。</p><p>　　圖3.3 FPGA典型結(jié)構(gòu)圖</p><p>　　經(jīng)過以上分析，用FPGA做主控芯片是最佳的方案。在本系統(tǒng)中選用的FPGA芯片是Xilinx公司的Spartan-II系列

96、芯片XC2S50，它包含5個可配置單元：（1）可配置邏輯塊（CLBs），用以實現(xiàn)邏輯功能；（2）可編程的輸入/輸出塊（IOBs），是封裝引腳與內(nèi)部邏輯之間的連接接口；（3）隨機存取塊狀RAM；（4）可編程連線；（5）全數(shù)字式延遲鎖相環(huán)（DLL）時鐘控制塊，可消除時鐘延遲[36]。</p><p>　　另外本系統(tǒng)采用FLASH存儲器來實現(xiàn)數(shù)據(jù)的存儲，由于接收的數(shù)據(jù)速率與FLASH存儲器存儲的速率不匹配，所以數(shù)據(jù)不能

97、直接存進閃存，而必須存進緩存空間。如果選用外掛RAM，會額外增加電路增大功耗；XC2S50內(nèi)部自帶的4KB的RAM能完成此任務，所以此芯片為本設計的最佳選擇。</p><p>　　3.4.4電源芯片的選擇</p><p>　　方案分析得出，本設計需要三路的穩(wěn)壓電源供電路使用：</p><p>　　1）+3.3V穩(wěn)壓直流電源；</p><p>

98、　　2）隔離的+3.3V穩(wěn)壓直流電源；</p><p>　　3）隔離的+2.5V穩(wěn)壓直流電源；</p><p>　　本設計采用提供電源5V轉(zhuǎn)換為3.3V以及將5V轉(zhuǎn)換為不共地的5V為隔離電路后的器件提供電源。</p><p>　　（1）+3.3V供電電源選擇：</p><p>　　DS92LV090A：最大消耗電流為80mA；</p&g

99、t;<p>　　MAX3491：最大消耗電流為1.9mA；</p><p>　　ADuM3440：3.3V/120Mbps最大消耗電流是110mA，用三片最大功耗為：3×0.11=0.33A；5V/150Mbps最大消耗電流為220mA；</p><p>　　選用德州儀器的TPS78630，它可以將5V轉(zhuǎn)換為3.3V，而且功耗也滿足要求。</p>&l

100、t;p>　　（2）隔離的3.3V和2.5V</p><p>　　首先選用B0505S-3W將外部提供電源轉(zhuǎn)換為與之不共地的+5V電源，此芯片輸出電流為+60mA～+600mA，滿足設計要求。</p><p>　　由于系統(tǒng)中FLASH、FPGA芯片、FIFO都工作在3.3V，相應FPGA上的大部分I/0電壓也為3.3V，F(xiàn)PGA內(nèi)核電壓為2.5V，因此我們需要把5V電壓轉(zhuǎn)換成3.3V和

101、2.5V。同時此款FPGA芯片在啟動時需要瞬態(tài)為2A的瞬態(tài)電流[37]。雙通道LDO電源模塊TPS70358是TI公司專門為DSP、FPGA等多芯片系統(tǒng)供電而設計的LDO線性穩(wěn)壓器，其輸出為3.3V（最大輸出電流1A）和2.5V（最大輸出電流2A）?？梢詽M足系統(tǒng)電源要求。</p><p>　　3.4.5 其它主要芯片的選取</p><p>　　接收采集單元啟動存儲信號的RS–422芯片首選

102、MAX3491，此芯片是一款差分信號收發(fā)器，既可以做驅(qū)動器，也可以作接收器[38]，應用于RS-422和RS-485通信中。驅(qū)率耗損。接收器輸入具有失效保護特性，當輸入開路時，可以確保邏輯高電平輸出。其接收和發(fā)送數(shù)據(jù)的傳輸速率可以最高實現(xiàn)10Mbps，滿足本設計所要求的速率。</p><p>　　MAX3491接口芯片可實現(xiàn)全雙工通信。它的主要特性有：3.3V的供電電壓；最大的偏移為8ns；共模輸入電壓范圍為-7

103、V到+12V；有半雙工和全雙工兩種通信模式。下圖3.4為它的引腳配置與典型工作電路：</p><p>　　圖3.4 MAX3491引腳配置與典型工作電路</p><p>　　數(shù)字隔離芯片采用的是ADI（亞德諾半導體技術有限公司）的ADuM3440，它是四通道數(shù)字隔離器，可提供不同的通道配置[39]。兩側(cè)的電源電壓范圍都可以為3.0V~5.5V，可與低電壓系統(tǒng)兼容，同時還能提供電平轉(zhuǎn)換功能。

104、可以支持最高150Mbps的數(shù)據(jù)速率。它將高速CMOS工藝和單片空芯變壓器技術結(jié)合在一起，較之傳統(tǒng)光耦器件等其他元件來說，能提供更加優(yōu)異和杰出的工作特性。</p><p><b>　　3.5 本章小結(jié)</b></p><p>　　本章根據(jù)性能要求對系統(tǒng)的設計方案進行了分析，提出了總體方案設計，闡述了工作流程。并比較了各個器件的優(yōu)缺點，對器件進行了選型。 </p&

105、gt;<p>　　4 系統(tǒng)硬件電路設計</p><p>　　根據(jù)上一章介紹，測試系統(tǒng)主要由BLVDS接口電路、RS-422接口電路、數(shù)字隔離電路、可編程邏輯器件（FPGA）、存儲介質(zhì)及USB接口電路六部分組成，本章主要闡述了系統(tǒng)各個模塊的硬件設計，以及對相應的邏輯設計進行介紹，驗證了設計的可行性，完成了系統(tǒng)的各項功能。</p><p>　　4.1 數(shù)據(jù)接收模塊</p&g

106、t;<p>　　此模塊主要是接收采編單元和加密單元的并行LVDS信號并轉(zhuǎn)換為相應的并行TTL數(shù)據(jù)。電路的原理框圖4.1如下： </p><p>　　圖4.1 接收模塊原理框圖</p><p>　　數(shù)據(jù)接收模塊電路位于系統(tǒng)內(nèi)輸入前端，盡量靠近連接器，邏輯控制器件FPGA通過隔離器件ADuM340對這個模塊發(fā)送控制命令，令其進入工作狀態(tài)，將接收到的LVDS信號轉(zhuǎn)換成TTL信號

107、。其中，芯片DS92LV090A和芯片MAX3491由電源1單獨供電，避免接地環(huán)路對系統(tǒng)通信造成的影響，本模塊使用數(shù)字隔離器ADuM3440將轉(zhuǎn)換后的信號與FPGA接收端隔離，為LVDS信號穩(wěn)定傳輸提供了保障。</p><p>　　4.1.1 BLVDS接口電路設計</p><p>　　BLVDS總線型的收發(fā)器DS92LV090A，既可以做驅(qū)動器也可以做接收器，具體需要對其使能端DE、（

108、DE為發(fā)送器使能端要求TTL信號輸入，高電平有效：為接收器使能端要求TTL信號輸入，低電平有效）進行控制[40]，其功能如下表4.1所示：</p><p><b>　　表4.1 功能表</b></p><p>　　本系統(tǒng)采用的是接收模式，從上表4.1可知需要發(fā)送器使能端DE為低電平，這里將之接地，始終為低電平，避免進入其它模式。而對于接收器的使能端，通過隔離電路接入邏