嵌入式數(shù)據(jù)終端平臺設計與研發(fā)——硬件設計.pdf

1、嵌入式數(shù)據(jù)終端開發(fā)平臺是針對江蘇光一科技公司現(xiàn)有自動抄表產(chǎn)品的技術(shù)不足，而設計開發(fā)的智能抄表新平臺。公司將在平臺基礎上，進行二次開發(fā)，設計出最終的智能抄表產(chǎn)品。本文主要介紹本人負責完成的嵌入式數(shù)據(jù)終端開發(fā)平臺的硬件設計與開發(fā)。 論文基于嵌入式數(shù)據(jù)終端開發(fā)平臺的需求分析，論證并選擇了LPC2292嵌入式處理器作為開發(fā)平臺的核心控制單元，進行了系統(tǒng)的總體方案論證與設計；根據(jù)LPC2292處理器功能特點，設計了開發(fā)了嵌入式數(shù)據(jù)終端開發(fā)

2、平臺完整的外圍電路，包括電源管理與復位電路、存儲模塊、通信模塊、人機接口電路、A／D轉(zhuǎn)換、PWM輸出控制等；論文針對智能抄表系統(tǒng)復雜的戶外工作環(huán)境，研究了各種干擾抑制措施，提出了系統(tǒng)硬件的抗干擾設計、軟件抗干擾設計、印制線路板抗干擾設計方案等，有效地提高了系統(tǒng)的抗干擾能力；論文論述了開發(fā)平臺的硬件電路調(diào)試及系統(tǒng)硬軟件集成。 通過對嵌入式數(shù)據(jù)終端開發(fā)平臺的集中測試表明：該平臺成功的將嵌入式ARM處理器應用到現(xiàn)代智能抄表設計中，彌補