納米尺度全定制-半定制混合設計方法研究.pdf

1、靜態(tài)隨機存儲器SRAM和乘法器作為嵌入式CPU中最主要的兩個功能模塊，早已成為現(xiàn)代數(shù)字集成電路設計領域的研究熱點。隨著集成電路制造工藝進入納米級別和市場對產(chǎn)品要求越來越多樣化，SARM和乘法器的設計面臨更加苛刻的挑戰(zhàn)。本文圍繞納米工藝下嵌入式CPU中高性能SRAM和乘法器的設計展開以下幾個方面的研究探索：
　　 ⑴針對納米工藝下全定制SRAM設計存在的設計復雜性高、設計周期長、可靠性和穩(wěn)定性難以保證等問題，本文對SRAM的模擬模

2、塊、數(shù)字模塊以及涉及關鍵路徑的電路進行分類研究，采用全定制／半定制相結(jié)合的方法進行設計，利用全定制方法設計關鍵模塊保證SRAM的高性能，利用半定制方法設計非關鍵模塊提高設計效率，降低設計成本。
　　 ⑵針對傳統(tǒng)全定制SRAM設計時對不同容量SRAM采用基本模塊復制技術所造成較小容量SRAM面積和功耗嚴重浪費的問題，本文利用半定制設計方法設計效率高的特點對不同容量SRAM定量設計基本驅(qū)動電路，使驅(qū)動電路的驅(qū)動能力和負載達到合理比例

3、，可以有效降低較小容量SRAM的面積和功耗損失。
　　 ⑶針對Module Compiler、Design Ware等工具自動生成的乘法器速度性能不高且部分積壓縮器種類的單一、納米工藝下連線延時嚴重等問題，本文對乘法器的部分積產(chǎn)生模塊電路進行了改進，在部分積壓縮模塊設計時應用了如4-2、7-3等新型壓縮器，并且使用全定制方法設計關鍵路徑上的部分電路，有效地提高了乘法器的速度性能。
　　 ⑷針對應用新型壓縮器電路設計乘法器