變長編碼在SoC測試中的應(yīng)用研究.pdf

1、隨著系統(tǒng)芯片(SoC)集成度和復(fù)雜性的迅速提高，大規(guī)模集成電路測試需要的測試數(shù)據(jù)相應(yīng)增加，而傳統(tǒng)自動(dòng)測試設(shè)備(ATE)的存儲(chǔ)量、工作頻率以及帶寬的有限性，使得SoC測試面臨著測試時(shí)間過長、測試難度和測試成本急劇增加等諸多問題。這些問題可以通過更換高檔的測試設(shè)備解決，但將導(dǎo)致測試成本的增加。 測試數(shù)據(jù)壓縮技術(shù)能有效的減少測試時(shí)間和降低測試成本，變長到變長的編碼使用變長的數(shù)據(jù)塊來編碼變長的原始數(shù)據(jù)，可以取得很好的壓縮效果。

2、為了解決SoC測試過程中ATE在存儲(chǔ)空間以及帶寬等方面所面臨的問題，本文提出了一種部分編碼測試數(shù)據(jù)壓縮方案，該方案是變長到變長的編碼。通過對(duì)Mintest集的分析可以看出，測試集中有很多0游程的長度為0，在有些電路中甚至占一半以上。如果對(duì)這些游程進(jìn)行編碼，編碼后的碼字長度比原始碼字長度還要長。因此，為了提高壓縮率，部分編碼只對(duì)0游程長度不為0的原始數(shù)據(jù)進(jìn)行編碼，當(dāng)0游程長度為0時(shí)，直接用碼字“1”表示，因此只需要1位，當(dāng)遇到0游程長度大

3、于0時(shí)，使用部分編碼碼表進(jìn)行編碼。實(shí)驗(yàn)結(jié)果表明，該方法可以提高壓縮率。 本文隨后提出了一種新穎的組擴(kuò)展編碼壓縮方案。通過對(duì)測試集的分析，發(fā)現(xiàn)測試集中除了包含大量的0游程外，還包含有大量的1游程。組擴(kuò)展編碼方案也是采用變長到變長的編碼方式，它將每組的容量擴(kuò)大，對(duì)任意長度的0游程和1游程編碼，更廣泛地適應(yīng)于不同的編碼對(duì)象。該方案的解碼器獨(dú)立于被測電路，因此特別適合于系統(tǒng)芯片中沒有結(jié)構(gòu)信息的IP核的測試。理論分析和實(shí)驗(yàn)結(jié)果表明其具有較