貝葉斯網(wǎng)絡在SoC模擬驗證中的應用研究.pdf

1、隨著集成電路制造工藝不斷演繹著摩爾定律的神話，片上系統(tǒng)芯片(SoC)設計已經(jīng)邁入多核處理的新時代，芯片的集成度和復雜度已遠遠超出人們的想象，確保芯片功能驗證正確已成為芯片設計中最主要的瓶頸。據(jù)ITRS機構(gòu)統(tǒng)計，現(xiàn)階段芯片功能驗證已占據(jù)整個芯片設計時間的50％～80％。功能覆蓋率是衡量驗證質(zhì)量和進度的最主要指標。目前主流的模擬驗證方法還需要通過人工分析覆蓋率信息來產(chǎn)生測試向量，存在驗證效率低和功能覆蓋率不高等問題，這直接影響了芯片的設計周

2、期，甚至將導致芯片流片失敗。
　　 約束隨機測試是現(xiàn)代功能驗證中的一項重要支撐技術，覆蓋率驅(qū)動的隨機測試生成(CDG)是目前該領域的主要研究方向。CDG技術能夠通過覆蓋率信息自動反饋并指導測試向量的生成，減少測試向量的重復，加速驗證的收斂過程，大大提高驗證的質(zhì)量和效率。目前，使用人工智能算法的反饋CDG技術已經(jīng)成為該領域的研究熱點，采用的算法包括：貝葉斯網(wǎng)絡(BN)、Markov鏈、遺傳算法、神經(jīng)網(wǎng)絡和歸納邏輯程序等。
　

3、　 針對SoC事務級層次化驗證平臺的特點以及貝葉斯網(wǎng)絡強大的不確定性推理和數(shù)據(jù)分析能力，論文采用貝葉斯網(wǎng)絡來分析事務級驗證平臺中的隨機測試向量生成和功能覆蓋率統(tǒng)計數(shù)據(jù)之間的不確定關系，提出了一種通用的基于BN-CDG技術的事務級驗證平臺。本文基于C3310TD-SCDMA基帶芯片中的AHBEMIFF模塊以及芯片驗證的標準開發(fā)流程，搭建出實際的AHBEMIFF驗證平臺，給出了詳細的實驗數(shù)據(jù)分析結(jié)果及性能比較。在此基礎上，針對貝葉斯網(wǎng)絡必