SOC系統(tǒng)中可重用IP核SOL的設(shè)計(jì)和驗(yàn)證.pdf

1、芯片制造技術(shù)一日千里的發(fā)展勢(shì)頭為電子產(chǎn)品的升級(jí)換代提供了巨大的推動(dòng)力，電子產(chǎn)品的升級(jí)換代速度明顯加快。然而，雖然硅片制造工藝技術(shù)不斷地取得突破，技術(shù)進(jìn)步大大加速，但設(shè)計(jì)重用和設(shè)計(jì)自動(dòng)化技術(shù)的進(jìn)展還是相對(duì)落后，這使得設(shè)計(jì)能力遠(yuǎn)落后于制造能力。在設(shè)計(jì)過(guò)程中，為提高設(shè)計(jì)效率，縮短設(shè)計(jì)的周期，把許多個(gè)現(xiàn)成的IP核整合起來(lái)的方法被越來(lái)越多地采用。本課題研究的目的和意義在于通過(guò)對(duì)SOL模塊的設(shè)計(jì)和驗(yàn)證工作，從而對(duì)通用性IP核的設(shè)計(jì)和驗(yàn)證有個(gè)直觀的理

2、解，獲得相應(yīng)的技能和經(jīng)驗(yàn)，達(dá)到在實(shí)際應(yīng)用中能正確地設(shè)計(jì)和驗(yàn)證相關(guān)芯片的目的。
　　在這篇論文中，我們回顧了SOC設(shè)計(jì)歷程和系統(tǒng)設(shè)計(jì)方法論及可重用IP核，討論了SOC設(shè)計(jì)和驗(yàn)證方面的關(guān)鍵技術(shù)和相應(yīng)的片上系統(tǒng)的總線；從可重用的IP核設(shè)計(jì)方法入手，按照可重用性設(shè)計(jì)方法并結(jié)合項(xiàng)目產(chǎn)品的實(shí)際需要，開(kāi)發(fā)了SOL模塊中的HOST端的符合LPC總線讀寫(xiě)規(guī)范的UART，并將此UART與APB總線側(cè)的UART互連，共同組成SOL模塊；在實(shí)際設(shè)計(jì)工作過(guò)