FPGA網(wǎng)絡(luò)開發(fā)平臺(tái)的軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證.pdf

1、網(wǎng)絡(luò)開發(fā)平臺(tái)提供擴(kuò)展網(wǎng)絡(luò)應(yīng)用所需的基本框架,包括網(wǎng)絡(luò)數(shù)據(jù)處理的基本模塊以及各種系統(tǒng)仿真支撐模塊。平臺(tái)使得用戶可以根據(jù)自己的需求快速建立系統(tǒng)原型,并由此在早期評(píng)估系統(tǒng)的可行性,縮短系統(tǒng)設(shè)計(jì)周期。本文首先分析了網(wǎng)絡(luò)開發(fā)平臺(tái)的相關(guān)工作和研究現(xiàn)狀;然后基于FPGA架構(gòu),根據(jù)系統(tǒng)硬件平臺(tái)定義系統(tǒng)的框架,并給出系統(tǒng)需求分析,定義系統(tǒng)功能模塊的接口信號(hào)和數(shù)據(jù)交互格式;最終構(gòu)建一個(gè)具有自主知識(shí)產(chǎn)權(quán)IP核的網(wǎng)絡(luò)開發(fā)平臺(tái)FPGA邏輯設(shè)計(jì)與驗(yàn)證環(huán)境。該環(huán)境為

2、用戶提供吉比特線速率的網(wǎng)絡(luò)數(shù)據(jù)接口,使用戶進(jìn)行二次開發(fā)時(shí)不必關(guān)心網(wǎng)絡(luò)底層協(xié)議的具體實(shí)現(xiàn),把設(shè)計(jì)重點(diǎn)轉(zhuǎn)向數(shù)據(jù)的處理。同時(shí),系統(tǒng)還提供豐富的可重用的驗(yàn)證任務(wù)支持,加速用戶的驗(yàn)證工作。
　　 在系統(tǒng)設(shè)計(jì)過程中,根據(jù)所使用的網(wǎng)絡(luò)開發(fā)平臺(tái)硬件邏輯,針對(duì)系統(tǒng)實(shí)現(xiàn)的重點(diǎn),描述PCI協(xié)議接口中添加的寄存器功能和組織,說明以太網(wǎng)協(xié)議接口和SRAM存儲(chǔ)結(jié)構(gòu)的詳細(xì)實(shí)現(xiàn)過程,并給出相應(yīng)的狀態(tài)機(jī)和狀態(tài)轉(zhuǎn)換表。同時(shí),還描述了用戶功能擴(kuò)展接口的具體信號(hào)和數(shù)據(jù)

3、格式,為用戶進(jìn)行二次功能開發(fā)提供良好的設(shè)計(jì)接口。另外,針對(duì)異步信號(hào)有可能產(chǎn)生亞穩(wěn)態(tài)影響系統(tǒng)穩(wěn)定性的問題,本文提出改進(jìn)級(jí)聯(lián)觸發(fā)器邊沿檢測(cè)的方法,設(shè)計(jì)了一種用于整個(gè)系統(tǒng)的異步信號(hào)處理模塊,解決常用的級(jí)聯(lián)觸發(fā)器同步異步時(shí)鐘域的信號(hào),只能檢測(cè)脈沖的上下沿,不能檢測(cè)連續(xù)的脈沖信號(hào)的問題,提高了系統(tǒng)設(shè)計(jì)的穩(wěn)定性。
　　 本論文將SOC設(shè)計(jì)領(lǐng)域十分流行的協(xié)同設(shè)計(jì)方法及仿真驗(yàn)證技術(shù)引入到系統(tǒng)的設(shè)計(jì)中,顯著提高了系統(tǒng)實(shí)體制做之前的開發(fā)驗(yàn)證效率并保

4、證了實(shí)體制做的成功率。在系統(tǒng)驗(yàn)證工作中采用直接向量測(cè)試法和隨機(jī)向量數(shù)據(jù)測(cè)試法生成激勵(lì)數(shù)據(jù)對(duì)系統(tǒng)進(jìn)行驗(yàn)證測(cè)試。
　　 系統(tǒng)采用層次化的驗(yàn)證方法,模塊級(jí)的驗(yàn)證與系統(tǒng)設(shè)計(jì)同步進(jìn)行,驗(yàn)證工作由模塊設(shè)計(jì)者完成,保證模塊級(jí)邏輯的正確性,并保證模塊級(jí)綜合后的時(shí)序能達(dá)到系統(tǒng)時(shí)序要求;接口級(jí)驗(yàn)證包括PCI接口協(xié)議,IEEE802.3以太網(wǎng)接口協(xié)議,每個(gè)協(xié)議均按照系統(tǒng)需求實(shí)現(xiàn)各自協(xié)議的一部分并符合協(xié)議規(guī)范;系統(tǒng)級(jí)驗(yàn)證利用系統(tǒng)提供的可重用驗(yàn)證支撐模塊