高速數(shù)字電路信號完整性仿真設計與驗證.pdf

1、在高速數(shù)字電路系統(tǒng)中，由于高速時鐘和數(shù)據(jù)傳輸速率使信號在印刷電路板(PCB)互連線上的正確傳輸愈來愈難以保證，這對系統(tǒng)的時序設計和PCB設計提出了苛刻的要求，高速電路系統(tǒng)的信號完整性成為影響PCB投板成功率的重要因素之一。因此，在高速數(shù)字電路系統(tǒng)的設計中，信號完整性分析成為系統(tǒng)設計的主要手段。
　　本文首先介紹了高速信號以及信號完整性的基本概念，對反射、串擾兩大信號完整性問題進行深入分析。其次詳細闡述了使用CADENCE軟件進行高

2、速PCB仿真設計的流程以及仿真使用的模型。接著對一個具體的MHL高速數(shù)字電路系統(tǒng)進行信號完整性仿真設計。在設計過程中，首先分析了MHL高速數(shù)字電路系統(tǒng)的框架、原理，給出電路系統(tǒng)原理圖，對電路涉及的主要芯片進行正確的建模后，通過前仿真可以發(fā)現(xiàn)并解決原理圖設計不當產生的問題；其次對布線后的PCB進行后仿真，通過端接匹配以及調整布線解決了布線不當產生的反射和串擾問題；然后對整板PCB進行板級仿真，驗證最終PCB可達到的數(shù)據(jù)傳輸速率，并進行微調

3、整；最后使用高速眼圖的方法對投板后的實際PCB進行驗證，證明經(jīng)過高速PCB仿真設計的MHL高速數(shù)字電路可以保持高速信號的信號完整性，從而保證3.5GHz速率的數(shù)據(jù)能夠高質量傳輸。
　　本文根據(jù)一個高速數(shù)字電路的設計給出了高速PCB信號完整性仿真分析與優(yōu)化的方法和流程，可以減小設計修改和制作的次數(shù)，提高實際的PCB設計質量，降低設計風險，從而使產品以最快的速度最小的成本進入市場，獲得更多的利潤。這對實際工作中的高速PCB的設計具有一