高速數(shù)字測試模塊——信號完整性仿真及底層驅(qū)動設(shè)計.pdf

1、隨著科學技術(shù)的發(fā)展對電子測量與儀器的要求越來越高。在數(shù)據(jù)域測試中，傳統(tǒng)的測試方法是采用數(shù)字信號發(fā)生器提供激勵，使用邏輯分析儀采集響應(yīng)數(shù)據(jù)。但邏輯分析儀是采用快速捕捉，慢速回放處理方式，難以實現(xiàn)實時處理，更難以實現(xiàn)數(shù)字信號發(fā)生器和邏輯分析儀復雜的實時聯(lián)動配合，所以現(xiàn)代數(shù)字測試系統(tǒng)中需要功能更為強大的高速數(shù)字測試儀器。本實驗室設(shè)計實現(xiàn)了高速數(shù)字測試模塊，該模塊是采用VXI總線結(jié)構(gòu)的儀器，具備以下功能：多通道，高速度；同時具備產(chǎn)生激勵信號和采

2、集響應(yīng)數(shù)據(jù)的能力；能夠通過編程在激勵和響應(yīng)之間建立起因果聯(lián)系，使整個測試過程體現(xiàn)出一定的智能性，大大提高測試系統(tǒng)的自動化程度；具有實時比較，實時跳轉(zhuǎn)，單步，暫停，觸發(fā)等功能，使測試過程更加快速和靈活。
　　本論文根據(jù)自己在該項目中所承擔的任務(wù)，主要從以下兩方面加以陳述：
　　一、信號完整性仿真。該測試模塊較傳統(tǒng)數(shù)字測試儀器，芯片內(nèi)部、芯片之間以及電路板間相互通信時的數(shù)據(jù)速率都有大幅度的提高。數(shù)據(jù)速率的提高導致數(shù)字信號的上升沿

3、和下降沿時間不斷縮短、脈寬變窄和周期減小，從而使數(shù)字信號在傳輸過程中出現(xiàn)毛刺、扭曲和擴展等畸變現(xiàn)象。為實現(xiàn)數(shù)字信號在片內(nèi)、板內(nèi)和板間的高速傳輸，必須解決這些畸變，這就是大家通常所說的信號完整性。本課題的任務(wù)之一是設(shè)計并實現(xiàn)高速數(shù)字信號在板內(nèi)和板間傳輸?shù)膶嶒烌炞C系統(tǒng)?？偨Y(jié)了解決反射、串擾和同步開關(guān)噪聲的方案或措施以及探討高速數(shù)字電路設(shè)計中進行信號完整性仿真分析的策略。
　　二、PowerPC底層驅(qū)動設(shè)計。論文課題在認真深入地調(diào)研了國