

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、功率MOSFET具有輸入阻抗高、驅動功率低、開關速度快、頻率特性好以及熱穩(wěn)定性高等優(yōu)點,獲得越來越廣泛的應用。市場的廣泛應用,對MOSFET產品提出更高的要求。功率MOSFET的發(fā)展方向仍然是繼續(xù)提高器件的性能參數指標(高耐壓、低導通電阻、低電容)。節(jié)能減排的需求需要降低器件的功率損耗。功率損耗包括開關損耗和導通損耗。柵漏電容Cgd越低的器件,開關損耗低,還能在高頻中應用。器件導通電阻Rds,on越小,導通時的損耗越小。由于導通電阻與擊
2、穿電壓的矛盾,使得高壓領域的應用中,保持耐壓的情況下,降低導通電阻,成為MOSFET技術發(fā)展的關鍵。
本文主要是對高壓器件的元胞進行研究。首先對傳統(tǒng)的高壓600V功率VDMOS器件進行優(yōu)化設計。然后對器件結構進行改進,優(yōu)化柵漏電容;最后研究半超結結構器件。通過工藝的調節(jié),模擬出導通電阻低,耐壓高的半超結結構器件模型。具體的研究內容如下:
(1)根據單邊突變結擊穿理論,計算出重要的縱向結構參數,通過仿真選取出了
3、最合適的外延厚度65μm,優(yōu)化柵極寬度WG,選取出了滿足耐壓要求時,特征電阻最小的柵極寬度WG=5μm。
(2)為了滿足高頻化的需求以及降低開關損耗,對VDMOS結構運用兩種方法優(yōu)化柵漏電容Cgd。在柵極下面增加SiO2層的厚度,增大多晶硅柵與漏區(qū)重疊的距離,可以減小Cgd。通過這種方法Cgd可以減小39.15%,擊穿電壓保持不變會略微增大7.4%的特征電阻;在柵極下面淀積厚多晶硅層,通過優(yōu)化可以減小98.03%的柵漏電容
4、,柵漏電容相當于是傳統(tǒng)VDMOS結構的五十分之一,并且保持特征電阻基本不變還能提升6.18%的耐壓值,一定程度上緩和了電阻與耐壓的矛盾。
(3)超結器件能夠打破特征電阻與擊穿電壓的矛盾,為了減小工藝復雜度,本文通過對多次外延進行Boron離子注入擴散的方法建立半超結器件模型,對Boron離子注入掩膜寬度、Boron離子注入濃度進行調節(jié)并增大外延濃度,最終優(yōu)化出性能良好的半超結器件,與VDMOS結構相比,柵漏電容Cgd減小了
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 600V功率VD-MOSFET器件仿真.pdf
- 600V VDMOS功率器件工藝優(yōu)化研究.pdf
- 600V LDMOS器件設計.pdf
- 高壓功率MOSFET元胞結構的研究與優(yōu)化.pdf
- 600V超結VDMOS器件的設計.pdf
- 600V超結VDMOS器件設計.pdf
- 600V VDMOS器件的仿真與分析.pdf
- 600V Trench超結VDMOS器件的設計.pdf
- 基于SOI的600V NLDMOS器件結構設計及特性研究.pdf
- 600V FS結構IGBT的設計.pdf
- 600V增強型GaN HEMT器件研究及設計.pdf
- 600V集成智能功率驅動芯片的設計與仿真.pdf
- 600V高壓VDMOS器件導通電阻仿真優(yōu)化設計.pdf
- 600V Trench超結VDMOS器件雪崩耐久性的研究.pdf
- 基于自隔離技術的可集成SOI高壓(-600V)器件研究.pdf
- 600V高雪崩耐量平面柵VDMOS器件優(yōu)化設計.pdf
- 600V系列VDMOS器件的計算機輔助設計.pdf
- 600V單片集成智能功率驅動芯片關鍵技術研究.pdf
- 600V Trench FS IGBT的設計.pdf
- 基于600V半橋工藝的功率驅動電路分析與設計.pdf
評論
0/150
提交評論