GaAs HBT超高速折疊內插ADC中的信號反射分析.pdf

1、在過去的五十年中，摩爾定律一直引領著半導體工藝尺寸的進步，而且，隨著通信技術方面數(shù)字信號處理技術的快速發(fā)展，對集成電路的時鐘頻率要求越來越高，電路中的信號完整性問題不容忽視且日益嚴重。反射是信號完整性中最基本的問題之一，廣泛存在于高速和超高速電路中并且會影響到電路的功能和性能。
　　相對傳統(tǒng)的硅基CMOS工藝，GaAsHBT具有較寬的禁帶寬度、較高的載流子的飽和速度、較高的電子遷移率和較高的截止頻率，其更適合應用于高速或者超高速集

2、成電路的設計。在GaAs HBT超高速數(shù)模混合集成電路中，諸多路徑存在著信號反射的問題。本文以3Gbps6bit折疊內插ADC電路為實例，研究了反射發(fā)生的機理并采取一定的措施對其引起的信號問題進行改善。
　　首先確定信號在電路中是否引起了不可忽略的信號完整性問題，對信號和互連線這兩個方面進行了分析，提出了計算和仿真互連線延遲的方法。本文基于工藝廠商提供的工藝文件，使用安捷倫公司的ADS momentum工具仿真，基于仿真結果提出計

3、算特性阻抗的方法。再基于所得到的互連線特性阻抗，對互連線進行適當?shù)亩私?，綜合考慮到電路的驅動能力、功耗和端接對電壓產(chǎn)生的影響，采用并行RC端接，并且經(jīng)過仿真，可以將反射產(chǎn)生的噪聲控制在10％以內。
　　此外，本文針對電路中存在的其他引起阻抗不連續(xù)的結構也進行了分析。經(jīng)過仿真得到結論：對于互連線的拐彎形狀，盡量選擇圓弧拐彎形狀，若要求不嚴苛，也可以采用較大的斜切形狀；較大的通孔結構和互連線的阻抗更為接近，也可采用端接來消除通孔阻抗的

4、不匹配，通孔的延遲相對于其兩端互連線的延遲的比例越大對信號的完整性影響越嚴重，所以盡量避免密集的不同層短互連線通過通孔相連的布線情況；對于兩種不同互連線的連接，在其中之一相對較短情況下整段的互連線的阻抗主要由另一段決定。這些結論可以用于對電路中一些不連續(xù)結構進行近似和處理。
　　在ADC電路中，首先根據(jù)電路需要進行版圖的布局，在確定版圖的布局后選擇合適的互連線拓撲結構，然后消除不同的拓撲結構的互連線引起的反射。這里就需要針對每一部