高速大容量衛(wèi)星數(shù)傳系統(tǒng)地面信息處理技術研究.pdf

1、CCSDS標準協(xié)議對數(shù)據(jù)進行高速率打包、多路合成、糾錯編碼;同時建立了虛擬信道方法,以時分制為基礎實現(xiàn)多用戶共享信道.另一方面,空間數(shù)據(jù)通信協(xié)議的標準也不是一成不變的.隨著通信、計算機以及電子設計與制造新技術在空間方面的不斷進步,這些協(xié)議也處在不斷的發(fā)展中.往往因為協(xié)議的變化設計就會重新修改,故在設計中就必須有為以后系統(tǒng)升級和改變設計所做的考慮.該論文的設計就是遵循了這樣的設計思路,使用的Reed-Solomon糾錯編譯碼是CCSDS推

2、薦的RS[255,223]碼,通過高性能FPGA的硬件描述來實現(xiàn),提高了處理的速度.把地面信息處理系統(tǒng)或某些部分轉移到軟件(這里的軟件是指DSP、ASIC、FPGA里的軟件)上來,使系統(tǒng)升級或功能改變基于軟件,這樣靈活性高且代價小.數(shù)傳系統(tǒng)地面處理部分執(zhí)行的功能基本上是衛(wèi)星信息處理的反過程,主要完成信息的恢復.在MATLAB環(huán)境下可以建立整個系統(tǒng)的數(shù)學模型進行功能性仿真.Reed-Solomon碼(簡稱RS碼)是一種重要的循環(huán)碼,是分組

3、碼中糾錯能力最強的糾錯碼,在通信系統(tǒng)和計算機存儲系統(tǒng)中應用很廣泛.雖然RS碼有很多優(yōu)越的性能,但它的譯碼過程比較復雜.無論是用硬件方案還是軟件方案,RS碼的譯碼都要占用相對而言較多的資源,因此尋找一種經濟實用的譯碼方案成為糾錯編碼領域的一個重要課題.RS碼的硬件譯碼器在過去都是用ASIC實現(xiàn)的,研究開發(fā)的成本很高.隨著強編程器件(FPGA,CPLD)的發(fā)展,其性能不斷提高而價格不斷下降.Altrea公司的APEX20KE系列可編程器件的