基于高層綜合方法的連通域標記算法硬件加速研究.pdf

1、在彈載成像末制導系統(tǒng)中，需要快速地對圖像進行目標檢測、分割、連通域標記等處理。然而實時采集的序列圖像包含的數(shù)據(jù)量非常大，采用傳統(tǒng)運算方式進行連通域標記耗時較長，會嚴重影響后續(xù)目標跟蹤識別等任務的實時性。因此，采用硬件加速模塊完成連通域標記對解決系統(tǒng)瓶頸問題具有重要意義。本課題研究面向末制導應用的連通域標記算法的硬件加速技術。針對傳統(tǒng)硬件電路設計效率不高，難于獲得最優(yōu)設計的問題，本文采用基于高層綜合的方法進行連通域標記算法的硬件加速。其具

2、體研究內(nèi)容如下：
　　針對大多快速連通域標記算法在通用平臺上性能良好，而在彈載末制導系統(tǒng)下表現(xiàn)不佳，無法滿足實時性要求的問題。本文通過對不同連通域標記算法特點的分析，提出了一種利用兩層樹結構進行等價標號處理的二次掃描連通域標記算法。該算法具有較好的并行結構和流水處理結構，適合進行硬件加速實現(xiàn)。仿真結果表明，采用兩層樹的等價處理結構較三層樹的等價標號處理結構效率要高。
　　針對傳統(tǒng)硬件電路設計存在的問題：涉及很多手工步驟，非常

3、耗時，導致系統(tǒng)開發(fā)周期長；設計修改困難，容易導致非最優(yōu)的設計；系統(tǒng)設計域與硬件設計域存在的鴻溝使得電路功能出現(xiàn)較大變數(shù)；本文采用基于高層綜合工具的方法進行硬件電路設計，通過對高層綜合工具Catapult C的研究，總結了如何編寫可綜合的C/C++代碼以生成目標 RTL代碼的相關設計規(guī)范。對提出的連通域標記算法進行了C綜合，并對生成的RTL代碼進行了時序仿真及邏輯綜合，驗證了算法轉(zhuǎn)化前后實現(xiàn)的功能一致。綜合結果表明，該硬件電路消耗的邏輯資