集成電路隨機缺陷的良率研究.pdf

1、集成電路（integrated circuit）是一種微型的電子器件或部件。隨著應用領域的發(fā)展，集成電路的制造技術也不斷地進步，對于集成電路的良率研究也隨之深入。良率預測是其中一個重要環(huán)節(jié)，精準的良率預測結果能夠利于設計時對版圖設計進行調整，設定可實現(xiàn)的良率目標，能夠實現(xiàn)在更短的時間得到更優(yōu)良率。而在實際生產環(huán)節(jié)，如何更有效進行良率控制和提升也是集成電路良率研究中的一個非常重要的方向。
　　隨機缺陷是集成電路制造過程中出現(xiàn)頻率較高

2、的一種缺陷。本文針對于隨機缺陷，分析其各個類型和分布情況，對于隨機缺陷良率的主流預測模型做了相應解釋和研究分析，對于設計流程和提升方法做了相應的解釋，在實際的工廠生產工藝中的良率影響因素及其控制方法都進行了深入的研究。
　　本文對于隨機缺陷的良率預測模型進行深入研究，基于對于隨機缺陷在晶圓上的分布情況的分析，結合了主流的良率預測模型泊松模型和負二項式模型建立了良率預測改進模型。對于提出的良率預測改進模型利用Matlab進行了仿真驗

3、證，得到直觀的曲線對比，并與實際工業(yè)數(shù)據(jù)進行比較分析，可以看到良率預測改進模型有著更為精準的預測結果。
　　對于隨機缺陷造成的良率損失，可以通過涉及階段的版圖改進和制造環(huán)節(jié)的工藝控制來降低。本文的工作是在設計階段通過對于開路關鍵面積和短路關鍵面積的調節(jié)控制來減少，在版圖設計的每一層都考慮到關鍵面積的最優(yōu)設定，進行加權關鍵面積的計算和優(yōu)化。在集成電路的制造工藝過程中，則主要通過潔凈室控制，以及各個關鍵節(jié)點的工藝控制和清潔環(huán)節(jié)來對隨機