基于fpga電梯控制器設計畢業(yè)論文

1、<p>　　石家莊鐵道大學四方學院畢業(yè)設計</p><p><b>　　電梯控制器的設計</b></p><p>　　The Design of Elevator Controller </p><p>　　2011 屆 電氣工程 系</p><p>　　專 業(yè) 電子信息工程 </p

2、><p>　　學 號 20086377 </p><p>　　學生姓名 張煒瑋 </p><p>　　指導教師 高迎霞 </p><p>　　完成日期 2011年5月25日</p><p><b>　　畢業(yè)設計成績單</b></p>&l

3、t;p><b>　　畢業(yè)設計任務書</b></p><p><b>　　畢業(yè)設計開題報告</b></p><p><b>　　摘　要</b></p><p><b>　　摘要：</b></p><p>　　電梯作為現(xiàn)代化的產(chǎn)物，早在上個世紀就進入到我

4、們的生活當中，對于電梯的控制，傳統(tǒng)的方法是使用繼電器-接觸器控制系統(tǒng)進行控制，隨著EDA技術的發(fā)展，F(xiàn)PGA已經(jīng)廣泛的應用到電子設計控制的各個方面中，本設計就是利用一片F(xiàn)PGA來實現(xiàn)對電梯的設計。</p><p>　　本設計是基于VHDL開發(fā)上的三層電梯控制器。以QuartusⅡ7.0為開發(fā)環(huán)境，最終將在EDA實驗箱上實現(xiàn)三層電梯控制的基本功能顯示。其功能包括：顯示電梯樓層數(shù)、響應樓層請求、電梯上升下降指示、電梯

5、開關門。</p><p>　　關鍵詞：電梯控制、FPGA、VHDL、EDA</p><p><b>　　Abstract：</b></p><p>　　The life,as the modernized result,are entered in ourlife in last century.For the elevator control

6、,the traditional approch is to use relay-contactor system to contorl.With development of EDA technology.FPGA has been widely used in all aspects of electronic design control.The design is to use an FPGA to realize the e

7、levator control.</p><p>　　The project is based on the VHDL language development of three elevator controller.To Quartus Ⅱ 7.2 development environment,the ultimate test case in the EDA to achieve three basic

8、functions of the life controller demonstration.Its features include:show floor where the life current,showed that the request happened floors,floor to respond to the requset,closing delay setting elevator door open displ

9、ay.</p><p>　　Key word : life control、FPGA、VHDL、ED</p><p><b>　　目錄</b></p><p><b>　　第1章　緒　論1</b></p><p>　　1.1 問題的提出1</p><p>　　1.2 設計

10、目的1</p><p>　　1.3 電梯控制的未來2</p><p>　　第2章 設計的基礎依據(jù)3</p><p>　　2.1 EDA概述3</p><p>　　2.1.1什么是EDA3</p><p>　　2.1.2 EDA的特點4</p><p>　　2.1.3 EDA的應用

11、4</p><p>　　2.2 FPGA的簡介及特點5</p><p>　　2.3 VHDL語言及程序概述6</p><p>　　2.3.1 VHDL語言的發(fā)展6</p><p>　　2.3.2 VHDL語言的特點7</p><p>　　2.3.3 VHDL語言程序的基本結構8</p><

12、p>　　2.4狀態(tài)機的簡介8</p><p>　　第3章 設計功能與要求10</p><p>　　3.1電梯簡要說明10</p><p>　　3.2電梯控制器的任務和要求10</p><p>　　3.3電梯控制器的設計思路10</p><p>　　3.4電梯處于各樓層是的分析11</p>

13、<p>　　3.5 電梯外部端口設計13</p><p>　　3.6三層電梯的電路總圖14</p><p>　　3.7三層電梯的引腳分配14</p><p>　　第4章 仿真結果與說明15</p><p>　　第5章　結論與展望20</p><p>　　5.1 結論20</p>

14、<p>　　5.2 展望20</p><p><b>　　致 謝21</b></p><p><b>　　參考文獻22</b></p><p><b>　　附 錄I</b></p><p>　　附錄A 外文資料I</p><p

15、>　　附錄B 程序清單VIII</p><p><b>　　第1章　緒　論</b></p><p><b>　　1.1 問題的提出</b></p><p>　　當今世界，部分地區(qū)人口高度密集，人和土地資源短缺的矛盾日趨激化。這就注定了必須合理地利用土地去解決人和土地的矛盾。而興建高層建筑是其中的有效措施之一。因此

16、，能使人們快速、便捷地到達目的樓層的電梯便應運而生了。在一些發(fā)達國家和地區(qū)，人均電梯擁有數(shù)量一般在每萬人30臺以上，某些國家甚至達到每萬人120臺以上，隨著城鎮(zhèn)化程度的加大，電梯市場會更加繁榮。中國的電梯市場增長也很樂觀，目前，每年增長率為15%－18%。隨著電梯普及率的升溫，人們對電梯的要求也會越來越高。如何更安全、更快捷地到達目的樓層，也就成了人們對電梯最為根本的要求。而電梯系統(tǒng)里控制這方面技術參數(shù)的是電梯控制系統(tǒng)。因此，控制系統(tǒng)的

17、設計就成了在電梯設計領域里最為核心的技術。</p><p>　　在電子技術飛速發(fā)展的今天，現(xiàn)代電子產(chǎn)品幾乎滲透到了社會的各個領域，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時也使現(xiàn)代電子產(chǎn)品進一步提高 ，加速了電子設計激素的普及進程及技術革新。電子設計在日常生活和物質(zhì)產(chǎn)品生產(chǎn)都占到了舉足輕重的地位，這尤其體現(xiàn)在其對電子產(chǎn)品的開發(fā)和設計上。</p><p>　　面對如此廣袤的電梯

18、市場，所謂“科技就是第一生產(chǎn)力”，處于科技前沿的電子設計技術很自然地就與電梯控制設計一拍即合，給設計師們以巨大的設計空間。因此，本設計就是希望在以開發(fā)更安全、更快捷的三層電梯控制系統(tǒng)為前提下，結合電子設計技術，對電梯控制進行設計。</p><p><b>　　1.2 設計目的</b></p><p>　　三層電梯廣泛應用在大型的貨運之中。其使用便捷，貨運周期短，效率高

19、，成本低，對貨運事業(yè)具有普相當?shù)慕?jīng)濟價值。在客運上，三層電梯雖然涉及樓層不高，應用范圍不大，但就特殊而言，可以為一些上下樓層不方便的人們提供相當?shù)膸椭?，照顧了這些特殊群體的感情。因此，在某些層面上說，三層電梯的設計也具有一定的社會價值。</p><p>　　本著“一理通，百理明”的原則，本設計希望通過在簡單的三層電梯控制設計之中如何解決升、降請求信號因電梯所處狀態(tài)而產(chǎn)生的沖突等問題發(fā)散出去，由此及彼，對高層電梯控

20、制的開發(fā)作一個技術的鋪墊，對高層電梯設計者提供一個基礎。</p><p>　　針對目前中小型電梯所能實現(xiàn)的功能，本控制設計擬實現(xiàn)以下功能：</p><p>　?。?）每層電梯入口處設有上下請求開關，電梯內(nèi)設有顧客到達層次的停站請求開關。</p><p>　　（2）設有電梯入口處位置指示裝置及電梯運行模式(上升或下降)指示裝置。</p><p>

21、;　?。?）電梯到達有停站請求的樓層，開門指示燈亮，開門8秒后，電梯門關閉(開門指示燈滅)，電梯繼續(xù)進行，直至執(zhí)行完最后一個請求信號后停留在當前層。    </p><p>　　（4）能記憶電梯內(nèi)外所有請求，并按照電梯運行規(guī)則按順序響應，每個請求信號保留至執(zhí)行后消除。    </p><p>　?。?）電梯運行規(guī)則一當電梯處于上升

22、模式時，只響應比電梯所在位置高的上樓請求信號，由下而上逐個執(zhí)行，直到最后一個上樓請求執(zhí)行完畢；如果高層有下樓請求，則直接升到由下樓請求的最高層，然后進入下降模式。當電梯處于下降模式時則與上升模式相反。    </p><p>　?。?）電梯初始狀態(tài)為一層開門狀態(tài)。</p><p>　　1.3 電梯控制的未來</p><p>　　電梯產(chǎn)業(yè)

23、將走向信息化、網(wǎng)絡化的道路。電梯控制系統(tǒng)如何與網(wǎng)絡技術相結合將是未來電梯設計的主流趨勢。在21世紀的今天如何提供用戶滿意產(chǎn)品和服務已成為關系到各企業(yè)生死存亡問題。電梯上網(wǎng)能確保為客戶提供更優(yōu)質(zhì)全程的服務。在將來各大品牌廠家為了生存和發(fā)展都會在公共網(wǎng)絡系統(tǒng)中建立自己電梯網(wǎng)站（電梯專用平臺），這也是一條必由之路。電梯上網(wǎng)主要能實現(xiàn)以下功能：</p><p>　?。?）用網(wǎng)絡把所有電梯監(jiān)管起來，保證電梯安全運行，確保乘

24、客安全。</p><p>　?。?）當電梯出現(xiàn)故障時，電梯通過網(wǎng)絡向客戶服務中心發(fā)出信號使維保人員能及時準確了解電梯出現(xiàn)故障的原因及相關信息，客戶的人身安全是否受到威脅，并在第一時間內(nèi)趕赴事故現(xiàn)場進行搶修，同時通過網(wǎng)絡對在電梯內(nèi)乘客安慰，把電梯出現(xiàn)故障的負面影響降到最低。</p><p>　?。?）也可以通過電梯網(wǎng)絡在規(guī)定時間內(nèi)自動掃描每臺電梯內(nèi)各部件以發(fā)現(xiàn)事故隱患做到事先維修，減少停梯時

25、間，提高企業(yè)的服務。</p><p>　　第2章 設計的基礎依據(jù)</p><p>　　現(xiàn)代電子設計技術的核心是EDA技術?；贓DA技術開發(fā)的實現(xiàn)三層電梯自動控制與目前主流的利用可編程邏輯控制器實現(xiàn)電梯控制緊密相連。硬件描述語言是EDA技術的重要組成部分，VHDL是作為電子設計主流硬件的描述語言。使用VHDL語言進行程序的設計，在MAX +plusⅡ軟件上對程序進行編譯、仿真。在MAX

26、+plusⅡ平臺上的開發(fā)具有編程軟件具有采自易學易懂的梯形圖語言、控制靈活方便、抗干擾能力強、運行穩(wěn)定可靠等優(yōu)點。</p><p><b>　　2.1 EDA概述</b></p><p>　　EDA在通信行業(yè)（電信）里的另一個解釋是企業(yè)數(shù)據(jù)架構，EDA給出了一個企業(yè)級的數(shù)據(jù)架構的總體視圖，并按照電信企業(yè)的特征，進行了框架和層級的劃分。 EDA是電子設計自動化（Elec

27、tronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。</p><p>　　2.1.1什么是EDA </p><p>　　20世紀90年代，國際上電子和計算機技術較先進的國家，一直在積極探索新的電子電路設計方法，并在設計方法、工具等方面進行

28、了徹底的變革，取得了巨大成功。在電子技術設計領域，可編程邏輯器件（如CPLD、FPGA）的應用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設計帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設計方法、設計過程和設計觀念，促進了EDA技術的迅速發(fā)展。 EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言HDL完成設計

29、文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術的出現(xiàn)，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度。 利用EDA工具，電子設計師可以從概念、算法、協(xié)議等開始設計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。 </p>

30、<p>　　現(xiàn)在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事等各個領域，都有EDA的應用。目前EDA技術已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術。</p><p>　　2.1.2 EDA的特點</p><p>　　(1) 高層綜合和優(yōu)化&l

31、t;/p><p>　　為了能更好地支持自頂向下的設計方法，現(xiàn)代的EDA工具能夠在系統(tǒng)進行綜合和優(yōu)化，這樣就縮短了設計的周期，提高了設計效率。</p><p>　　(2)采用硬件描述語言進行設計</p><p>　　采用硬件描述語言進行電路與系統(tǒng)的描述是當前EDA技術的另一個特征。與傳統(tǒng)的原理圖設計方法相比，HDL語言更適合描述規(guī)模大的數(shù)字系統(tǒng)，它能夠使設計者在比較抽象的

32、層次上對所設計系統(tǒng)的結構和邏輯功能進行描述。采用HDL語言設計的突出優(yōu)點是：語言的公開性和利用性；設計與工藝的無關性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)的設計；便于設計的復用，交流，保存和修改等。目前最常用的硬件描述語言有VHDL和Verilog HDL,它們都已經(jīng)成為IEEE標準。</p><p>　　（3）開放性和標準化</p><p>　　現(xiàn)代EDA工具普遍采用標準化和開放性框架結

33、構，任何一個EDA系統(tǒng)只要建立了一個符合標準的開放式框架結構，就可以接納其他廠商的EDA工具儀器進行設計工作。這樣就可以實現(xiàn)各種EDA工具的優(yōu)化組合，并集成在一個易于管理的統(tǒng)一環(huán)境下，實現(xiàn)資源共享。</p><p>　　2.1.3 EDA的應用 </p><p>　　隨著電子技術的發(fā)展，可編程邏輯器件和eda技術已廣泛應用于通信、工業(yè)自動化、智能儀表、圖像處理、計算機等領域。EDA(E

34、lectronincDesign Automation,電子設計自動化)技術是現(xiàn)代電子工程領域的一門新技術，它提供了基于計算機和信息技術的電路系統(tǒng)設計方法。EDA技術的發(fā)展和推廣應用極大地推動了電子工業(yè)的發(fā)展。隨著EDA技術的發(fā)展，硬件電子電路的設計幾乎全部可以依靠計算機來完成，這樣就大大縮短了硬件電子電路設計的周期，從而使制造商可以快速開發(fā)出品種多、批量小的產(chǎn)品，以滿足市場的眾多需求。EDA教學和產(chǎn)業(yè)界的技術推廣是當今世界的一個技術熱

35、點，EDA技術是現(xiàn)代電子工業(yè)中不可缺少的一項技術。</p><p>　　2.2 FPGA的簡介及特點</p><p><b>　　背景</b></p><p>　　目前以硬件描述語言（Verilog或 VHDL）所完成的電路設計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現(xiàn)代 IC 設計驗證的技術主流。這些可編輯元件可以被

36、用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復雜一些的組合功能比如解碼器或數(shù)學方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件</p><p>　　例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。 系統(tǒng)設計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設計者而改

37、變，所以FPGA可以完成所需要的邏輯功能。 　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設計的開發(fā)是在普通的FPGA上完成的，然后將設計轉(zhuǎn)移到一個類似于ASIC的芯片上。另外一種方法是用CPLD（復雜可編程邏輯器件

38、備）。 </p><p>　　CPLD與FPGA的關系</p><p>　　早在1980年代中期，F(xiàn)PGA已經(jīng)在PLD設備中扎根。CPLD和FPGA包括了一些相對大數(shù)量的可以編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬個邏輯單元之間，而FPGA通常是在幾萬到幾百萬。 </p><p>　　CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結構。CPLD是一個有點限制性的結構

39、。這個結構由一個或者多個可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時間和邏輯單元對連接單元高比率的優(yōu)點。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。 </p><p>　　CPLD和FPGA另外一個區(qū)別是大多數(shù)的FPGA含有高層次的內(nèi)置模塊（比如加法器和乘法器）和內(nèi)置的記憶體。一個因此有關的重要區(qū)別是很多新的F

40、PGA支持完全的或者部分的系統(tǒng)內(nèi)重新配置。允許他們的設計隨著系統(tǒng)升級或者動態(tài)重新配置而改變。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續(xù)正常運行。 </p><p><b>　　FPGA工作原理</b></p><p>　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable

41、Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。 </p><p><b>　　FPGA的基本特點</b></p><p>　　1）采用FPGA設計ASIC電路(特定用途集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 </p><p>　　2）FPGA可做

42、其它全定制或半定制ASIC電路的中試樣片。 </p><p>　　3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。 </p><p>　　4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 </p><p>　　5) FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 </p><p>　　可以說，

43、FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 </p><p>　　FPGA是由存放在片內(nèi)RAM中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 </p><p>　　加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進入工作狀態(tài)。掉電后，F(xiàn)PGA恢復成白片，內(nèi)部邏輯關系消失

44、，因此，F(xiàn)PGA能夠反復使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。</p><p>　　因此，F(xiàn)PGA的使用非常靈活。 </p><p>　　2.3 VHDL語言及程序概述 </p><p>　　VHD

45、L 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，誕生于 1982 年。1987 年底，VHDL被 IEEE 和美國國防部確認為標準硬件描述語言。 </p><p>　　VHDL主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高

46、級語言。VHDL的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設計就可以直接調(diào)用這個實體。這種將設計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設計的基本點。 </p><p>　　2.3.1 VHDL語言的發(fā)展</p&g

47、t;<p>　　在集成電路制造工藝的發(fā)展的過程中，微電子設計工藝已經(jīng)達到了深亞微米時代，在EDA設計中主要有軟硬件協(xié)作設計的要求，現(xiàn)有的工具支持SOC設計尚有難度，迫切需要提高設計能力。在設計語言中，由于VHL和Verilog HDL是目前通用的設計語言，在設計大系統(tǒng)時，不夠方便直觀，所以需要進一步完善。</p><p>　　電子產(chǎn)品隨著技術的進步，更新?lián)Q代日新月異，而掌握電子產(chǎn)品開發(fā)研制的動力源—

48、EDA技術，是我們國家工程技術人員不可推卸的責任，因為中國的設計公司大多還處在發(fā)展的初級階段，所使用的設計工具都是幾年前國外的主流工具。</p><p>　　2.3.2 VHDL語言的特點</p><p>　　VHDL 語言能夠成為標準化的硬件描述語言并獲得廣泛應用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點。歸納起來 ,VHDL 語言主要具有以下優(yōu)點：</p>&

49、lt;p>　　(1) VHDL 語言功能強大 , 設計方式多樣 </p><p>　　VHDL 語言具有強大的語言結構, 只需采用簡單明確的VHDL語言程序就可以描述十分復雜的硬件電路。同時, 它還具有多層次的電路設計描述功能。此外 ,VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設計實現(xiàn), 這是其他硬件描述語言所不能比擬的。VHDL 語言設計方法靈活多樣 , 既支持自頂向下的設計方式, 也支持自

50、底向上的設計方法; 既支持模塊化設計方法, 也支持層次化設計方法。 </p><p>　　(2) VHDL 語言具有強大的硬件描述能力 </p><p>　　VHDL 語言具有多層次的電路設計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結構描述，也可以采用三者的混合描述方式。同時，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準確地

51、建立硬件電路的模型。VHDL 語言的強大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言既支持標準定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。 </p><p>　　(3) VHDL 語言具有很強的移植能力 </p><p>　　VHDL 語言很強的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器

52、上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 </p><p>　　(4) VHDL 語言的設計描述與器件無關 </p><p>　　采用 VHDL 語言描述硬件電路時, 設計人員并不需要首先考慮選擇進行設計的器件。這樣做的好處是可以使設計人員集中精力進行電路設計的優(yōu)化, 而不需要考慮其他的問題。當硬件電路的設計描述完成以后 ,VHDL 語言允許采用

53、多種不同的器件結構來實現(xiàn)。 </p><p>　　(5) VHDL 語言程序易于共享和復用 </p><p>　　VHDL 語言采用基于庫 ( library) 的設計方法。在設計過程中 , 設計人員可以建立各種可再次利用的模塊 , 一個大規(guī)模的硬件電路的設計不可能從門級電路開始一步步地進行設計 , 而是一些模塊的累加。這些模塊可以預先設計或者使用以前設計中的存檔模塊, 將這些模塊存放在庫

54、中 , 就可以在以后的設計中進行復用。 </p><p>　　由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標準硬件描述語言 , 因此它可以使設計成果在設計人員之間方便地進行交流和共享, 從而減小硬件電路設計的工作量, 縮短開發(fā)周期。</p><p>　　2.3.3 VHDL語言程序的基本結構</p><p>　　實體（Entity結構體(Architec

55、ture) 包集合(Package)配(Configuration) 庫(Library)</p><p><b>　　2.4狀態(tài)機的簡介</b></p><p>　　關于狀態(tài)機的一個極度確切的描述是它是一個有向圖形，由一組節(jié)點和一組相應的轉(zhuǎn)移函數(shù)組成。狀態(tài)機通過響應一系列事件而“運行”。每個事件都在屬于“當前” 節(jié)點的轉(zhuǎn)移函數(shù)的控制范圍內(nèi)，其中函數(shù)的范圍是節(jié)點的一個

56、子集。函數(shù)返回“下一個”（也許是同一個）節(jié)點。這些節(jié)點中至少有一個必須是終態(tài)。當?shù)竭_終態(tài)， 狀態(tài)機停止。包含一組狀態(tài)集（states）、一個起始狀態(tài)（start state）、一組輸入符號集（alphabet）、一個映射輸入符號和當前狀態(tài)到下一狀態(tài)的轉(zhuǎn)換函數(shù)（transition function）的計算模型。當輸入符號串，模型隨即進入起始狀態(tài)。它要改變到新的狀態(tài)，依賴于轉(zhuǎn)換函數(shù)。在有限狀態(tài)機中，會有有許多變量，例如，狀態(tài) 機有很多與動

57、作（actions）轉(zhuǎn)換(Mealy機)或狀態(tài)（摩爾機）關聯(lián)的動作，多重起始狀態(tài)，基于沒有輸入符號的轉(zhuǎn)換，或者指定符號和狀態(tài)（非定有 限狀態(tài)機）的多個轉(zhuǎn)換，指派給接收狀態(tài)（識別者）的一個或多個狀態(tài)，等等。 </p><p>　　傳統(tǒng)應用程序的控制流程基本是順序的：遵循事先設定的邏輯，從頭到尾地執(zhí)行。很少有事件能改變標準執(zhí)行流程；而且這些事件主要涉及異常情況。“命令行實用程序”是這種傳統(tǒng)應用程序的典型例子。 <

58、;/p><p>　　另一類應用程序由外部發(fā)生的事件來驅(qū)動——換言之，事件在應用程序之外生成，無法由應用程序或程序員來控制。具體需要執(zhí)行的代碼取決于接收到的事件，或者它 相對于其他事件的抵達時間。所以，控制流程既不能是順序的，也不能是事先設定好的，因為它要依賴于外部事件。事件驅(qū)動的GUI應用程序是這種應用程序的典 型例子，它們由命令和選擇（也就是用戶造成的事件）來驅(qū)動。 </p><p>　　W

59、eb應用程序由提交的表單和用戶請求的網(wǎng)頁來驅(qū)動，它們也可劃歸到上述類 別。但是，GUI應用程序?qū)τ诮邮盏降氖录杂幸欢ǔ潭鹊目刂?，因為這些事件要依賴于向用戶顯示的窗口和控件，而窗口和控件是由程序員控制的。Web應用 程序則不然，因為一旦用戶采取不在預料之中的操作（比如使用瀏覽器的歷史記錄、手工輸入鏈接以及模擬一次表單提交等等），就很容易打亂設計好的應用程序邏輯。 </p><p>　　顯然，必須采取不同的技術來處

60、理這些情況。它能處理任何順序的事件，并能提供有意義的響應——即使這些事件發(fā)生的順序和預計的不同。有限狀態(tài)機正是為了滿足這方面的要求而設計的。 </p><p>　　有限狀態(tài)機是一種概念性機器，它能采取某種操作來響應一個外部事件。具體采取的操作不僅能取決于接收到的事件，還能取決于各個事件的相對發(fā)生順序。之所以能 做到這一點，是因為機器能跟蹤一個內(nèi)部狀態(tài)，它會在收到事件后進行更新。為一個事件而響應的行動不僅取決于事件

61、本身，還取決于機器的內(nèi)部狀態(tài)。另外，采取 的行動還會決定并更新機器的狀態(tài)。這樣一來，任何邏輯都可建模成一系列事件/狀態(tài)組合。 </p><p>　　狀態(tài)機可歸納為4個要素，即現(xiàn)態(tài)、條件、動作、次態(tài)。這樣的歸納，主要是出于對狀態(tài)機的內(nèi)在因果關系的考慮?！艾F(xiàn)態(tài)”和“條件”是因，“動作”和“次態(tài)”是果。詳解如下： </p><p>　?、佻F(xiàn)態(tài)：是指當前所處的狀態(tài)。 </p>&l

62、t;p>　?、跅l件：又稱為“事件”。當一個條件被滿足，將會觸發(fā)一個動作，或者執(zhí)行一次狀態(tài)的遷移。 </p><p>　?、蹌幼鳎簵l件滿足后執(zhí)行的動作。動作執(zhí)行完畢后，可以遷移到新的狀態(tài)，也可以仍舊保持原狀態(tài)。動作不是必需的，當條件滿足后，也可以不執(zhí)行任何動作，直接遷移到新狀態(tài)。 </p><p>　?、艽螒B(tài)：條件滿足后要遷往的新狀態(tài)。“次態(tài)”是相對于“現(xiàn)態(tài)”而言的，“次態(tài)”一旦被激活

63、，就轉(zhuǎn)變成新的“現(xiàn)態(tài)”了。</p><p>　　第3章 設計功能與要求</p><p><b>　　3.1電梯簡要說明</b></p><p>　　利用VHDL語言完成一個3層自動升降的電梯的控制電路，控制電路遵循方向優(yōu)先原則控制電梯完成多層的載客服務，同時指示電梯運行情況和電梯所在樓層。</p><p>　　3.2電

64、梯控制器的任務和要求</p><p>　　1、每層電梯入口處設有上、下請求開關，使用者可以根據(jù)自身的上下樓需要按下相應按鍵；電梯內(nèi)部設有到達樓層按鈕，使用者可以選擇到達樓層。</p><p>　　2、設有電梯運行模式（上、下）標識和當前所在樓層標識。</p><p>　　3、電梯運行模式等同于普通電梯運行模式，電梯一般按照提出請求的先后順序進行響應。程序根據(jù)電梯當前

65、位置和使用者所在樓層以及進入電梯后的要求控制運行狀態(tài)。</p><p>　　4、電梯初始模式為一層關門狀態(tài)。</p><p>　　3.3電梯控制器的設計思路</p><p>　　本系統(tǒng)的主要輸入有電梯外上下控制按鈕Button（其中Button(0)表示一樓電梯外上升請求，Button(1)表示二樓電梯外上升請求， Button(2)表示二樓電梯外下降請求， But

66、ton(3)表示三樓電梯外下降請求）；電梯內(nèi)到達樓層控制按鈕floor（其中floor(0)表示請求到達一層， floor(1)表示請求到達二層， floor(2)表示請求到達三層）。</p><p>　　系統(tǒng)的輸出包括電梯位置標識position，表示電梯當前所在樓層；電梯開門關門顯示按鈕door（當door=1時表示開門，door=0表示關門）；電梯當前運行狀態(tài)按鈕up_down（當up_down=1時表示電

67、梯處于上升狀態(tài)，當up_down=0時表示電梯處于下降狀態(tài)）。</p><p>　　系統(tǒng)主要通過當前所在樓層以及運行狀態(tài)、后續(xù)請求判斷運行方式。電梯處在第一層時，當它收到二層電梯外上下樓請求、三層電梯外下樓請求、一層電梯內(nèi)到達二層和三層請求時，電梯會按照指令上升到相應樓層并開門、關門；若收到一層電梯外上樓請求只做開門響應，隨后根據(jù)使用者進入電梯后請求進行響應；其他請求不響應。</p><p&g

68、t;　　當電梯處在第二層時，若系統(tǒng)收到二層電梯外上下樓請求只做開門響應；若收到三層電梯外下樓或二層電梯內(nèi)到達三層請求，則做上樓響應、開門；若收到一層電梯外上樓或二層電梯內(nèi)到達一層請求，則做下樓樓響應并開門；其他請求不響應。</p><p>　　當電梯處在第三層時，若它收到二層電梯外上下樓請求、一層電梯外上樓請求、電梯內(nèi)到達二層和一層請求時，電梯會按照指令下降到相應樓層并開門、關門；若收到三層電梯外下樓請求只做開門

69、響應，隨后根據(jù)使用者進入電梯后請求進行響應；其他請求不響應。</p><p>　　若電梯正處在上升狀態(tài)中收到外部請求，則只響應比當前所在樓層高的樓層的請求，到達需要到達最高樓層時再響應低層請求。若電梯正處在下降狀態(tài)中收到外部請求，則只響應比當前所在樓層低的樓層的請求，到達需要到達最低樓層時再響應高層請求。</p><p>　　3.4電梯處于各樓層是的分析</p><p&

70、gt;　　處于一樓時，不管是電梯內(nèi)或電梯外，電梯都只可能接收到上升的請求信號。此時，電梯就進入預上升狀態(tài)，準備作上升運行，如果電梯沒有接收到請求信號，電梯則在一樓待機。</p><p>　　處于二樓時，電梯則可能出現(xiàn)三種情況：</p><p>　　1.電梯并沒有接受到電梯內(nèi)或電梯外的任何請求信號時，電梯則停留在當前樓層。</p><p>　　2.電梯接收到上升請求信

71、號，進入預上升狀態(tài)。</p><p>　　3.電梯接收到下降請求信號，進入預下降狀態(tài)。</p><p>　　處于最高層時，不管電梯內(nèi)或電梯外電梯都只可能接收到下降的請求信號。此時，電梯就進入預下降狀態(tài)，準備作下降運行。如果電梯沒有接收到請求信號，電梯則停留在最高層。如圖所示：</p><p>　　圖3-1 處于一樓</p><p>　　圖3

72、-2 處于二樓</p><p>　　圖3-3 處于三樓</p><p>　　電梯的運行規(guī)則確立后，需對整個控制程序的設計做一個流程規(guī)范。對程序進行模塊化構思。根據(jù)VHDL語言的規(guī)則，程序必須由最基本的實體和結構體構成。實體對控制器的端口進行定義，結構體對各端口的行為進行描述。因此程序運行需經(jīng)過以下流程：VHDL庫調(diào)用：確立控制器的端口及相關的寄存器；根據(jù)電梯運行規(guī)則，設計相關運行描述；

73、對電梯內(nèi)信號進行處理?？偭鞒虉D如下</p><p>　　圖3-4 總流程圖</p><p>　　3.5 電梯外部端口設計</p><p>　　時鐘信號（clk）；</p><p>　　一樓電梯外人的上升請求信號（button[0]），二樓電梯外人的上升請求信號（Button[1]）;</p><p>　　二樓電梯外人

74、的下降請求信號（Button[2]），三樓電梯外人的下降請求信號（Button[3]）；</p><p>　　電梯內(nèi)人請求到達一樓的信號（fllor[0]），電梯內(nèi)人請求到大二樓的信號（floor[1]），電梯內(nèi)人請求到大三樓的信號（floor[2]）；</p><p>　　電梯控制信號（opendoor）；</p><p>　　電梯所在樓層顯示（position[

75、3..0]）；</p><p>　　電梯開門狀態(tài)（door）；</p><p>　　電梯上下指示（up-down）；</p><p>　　3.6三層電梯的電路總圖</p><p>　　圖3-5 電路總圖</p><p>　　3.7三層電梯的引腳分配</p><p>　　圖3-6 引腳分配&l

76、t;/p><p>　　第4章 仿真結果與說明</p><p><b>　　圖 4-1</b></p><p>　　圖4-1是基本基本功能仿真，使用者在一層電梯外按下上升（Button(0)=1）按鈕，隨后開門（door=1）。使用者進入后按下到達三樓請求（floor(2)=1），電梯關門（door=0）并上升（up_down=1）最后到達三層（p

77、osition=3）并開門（door=1）。</p><p><b>　　圖 4-2</b></p><p>　　圖4-2是基本記憶功能仿真，電梯處于初始一層關門狀態(tài)。三層外使用者按下三層下按鈕（floor(3)=1）電梯上升到三樓開門。然而在上升到二樓時一層外有人按下上樓按鈕。此時電梯先完成上升到三層，然后再下降回到一層響應一層外請求。</p><

78、;p><b>　　圖4-3</b></p><p>　　圖4-3表明在電梯上升過程中可以接收較高樓層的要求。開始時有人按下一層外上升（Button(0)=1）按鈕，電梯開門使用者進入并按下到達三層（floor(2)=1）請求，此時電梯關門并上升。在電梯上升但未到達二層時，二層外有人按下上樓（Button(1)=1）請求，因此當電梯到達二層（position=2）后停止并開門，待二層使用

79、者進入后再完成第一個使用者的請求到達三層。</p><p><b>　　圖4-4</b></p><p>　　圖4-4仿真了系統(tǒng)對同一樓層兩個不同到達樓層的響應。有兩人先后按下二層上按鈕（Button(1)=1），此時電梯從一層上升至二層并開門。待兩人進入后按照先后順序按下到達三層（floor(2)=1）和到達一層（floor(0)=1）按鈕，此時電梯也按照倆人按鍵先

80、后順序先到達三層（position=3），然后再到達一層（position=1）。需要注意的是，本次實驗第二個使用者在二層外的按鍵是錯誤的，因為他要到達一層應該按下二層下按鈕（Button(2)=1），然而他卻錯誤的按下了二層上按鈕（Button(1)=1）。因此同一使用者在電梯內(nèi)和電梯外提出不同要求時，主要響應電梯內(nèi)請求。</p><p>　　圖4-5和圖3-12都是綜合仿真實驗。</p><

81、;p><b>　　4-5</b></p><p>　　圖4-5是一個在電梯中常見的復雜情況仿真，本實驗中共有四個人提出請求。首先一外層有人提出上升（Button(0)=1）請求并按下上升到三層（floor(2)=1）按鍵，電梯上升過程中二層外分別有人按下上升（Button(1)=1）和下降（Button(2)=1）的按鈕，同時三層外有人按下下降（Button(3)=1）按鈕。隨后電梯到

82、達二層停止，待倆人進入后都沒有按下任何到達樓層請求。電梯隨即到達三層，三層使用者進入后也沒有按下任何到達樓層按鈕，此時電梯響應此前按下二層下降按鈕的使用者的請求再次下降到二層。</p><p><b>　　圖 4-6</b></p><p>　　圖4-6是一個多人次時間交錯綜合仿真，首先是三層外有人提出下降請求（Button(3)=1），此時電梯開始上升；在電梯上升到

83、二層和三層之間時二層外有人按下下降按鈕（Button(2)=1），此時電梯繼續(xù)上升到達三層，待三層使用者進入后按下到達一層（floor(0)=1）按鈕后電梯下降到二層，使第二個使用者進入；第二個人打算去一層，看到第一個人已經(jīng)按下到達一層按鈕，就沒有再次按下。當電梯回到一層的瞬間三層外又有人按下下降按鈕（Button(3)=1），此時電梯在一層做短暫停留后再次回到三層，三層使用者進入后按下到達一層按鈕（floor(0)=1），電梯再次回到

84、一層。</p><p>　　通過六次仿真可以看出系統(tǒng)基本完成了設計要求。</p><p><b>　　實驗難點和創(chuàng)新</b></p><p>　　本實驗狀態(tài)較為復雜，狀態(tài)中嵌套狀態(tài)，狀態(tài)圖的繪制比較困難。本實驗使用的狀態(tài)圖考慮了不同狀態(tài)轉(zhuǎn)移過程中的所有情況。</p><p>　　外部請求按鍵較多，電梯在上升過程中只能響應

85、高于其當前所在樓層的請求，反之在下降過程中只能響應低于其當前所在樓層的請求。而且系統(tǒng)要求記憶目前沒有被響應的請求。圖4-5和圖4-6對此功能進行了仿真。本系統(tǒng)的設計考慮了實際應用中的記憶存貯問題。</p><p>　　使用者在電梯內(nèi)外提出的請求不一致，例如圖4-5中進行仿真的情況。使用者本來是要下樓，但在電梯外卻按下上樓按鈕。對于這種情況，系統(tǒng)認定使用者進入電梯后提出的請求為最終請求。</p>&l

86、t;p><b>　　第5章　結論與展望</b></p><p><b>　　5.1 結論</b></p><p>　　通過以上設計調(diào)試和改進并通過較長時間的反復測試?？梢愿鶕?jù)要求打印出各項指標參數(shù)和曲線圖及仿真圖，且重復一次性好。用VHDL硬件描述語言的形式進行數(shù)字系統(tǒng)的設計方便靈活，利用EDA軟件進行編譯優(yōu)化仿真極大地減少了電路設計時間

87、和可能發(fā)生的錯誤。降低了開發(fā)成本，這中設計方法必將在未來的數(shù)字系統(tǒng)設計中發(fā)揮越來越重的作用。</p><p>　　本設計采用的正式FPGA來控制電梯的邏輯運行，具有編程靈活，性能可靠等優(yōu)點，而且FPGA在去電后配置數(shù)據(jù)自動消失，用戶可以控制加載進程，在現(xiàn)場修改器件的邏輯功能。在設計過程中我們首先把整個電梯設計根據(jù)功能分成若干個功能模塊，然后理清個模塊的時序，一以便將各個功能模塊綜合在一起,能夠公用書籍總線，使其能

88、正常工作不受干擾，有些程序在仿真的時候其時序是完全正確的，但是當程序下載到芯片上之后就會發(fā)現(xiàn)錯誤了。這主要是因為各個功能在實現(xiàn)時會有延時，但這在仿真時是顯示不出來的。因此編程時要注意在選芯片之前，要先將計算出的數(shù)據(jù)信號先放到數(shù)據(jù)總線上。</p><p>　　FPGA在實現(xiàn)電梯控制方面比較靈活，可以通過對程序的修改來達到控制多個樓層，本設計在電梯控制方面做的比較全面，比如設計了內(nèi)外電梯的指示系統(tǒng)和當前電梯運行情況顯

89、示，能夠滿足一般的載客電梯的工作功能需要。</p><p><b>　　5.2 展望</b></p><p>　　三層電梯廣泛應用在大型的貨運之中。其使用便捷，貨運周期短，效率高，成本低，對貨運事業(yè)具有普相當?shù)慕?jīng)濟價值。在客運上，三層電梯雖然涉及樓層不高，應用范圍不大，但就特殊而言，可以為一些上下樓層不方便的人們提供相當?shù)膸椭?，照顧了這些特殊群體的感情。因此，在某些

90、層面上說，三層電梯的設計也具有一定的社會價值。</p><p><b>　　致 謝</b></p><p>　　本次畢業(yè)設計能夠順利完成，是指導老師、在設計過程中幫助我們的同學、我的搭檔和我共同努力的結果，在這里我對老師、一起努力的同學和我的搭檔表示真誠的感謝！</p><p>　　隨著畢業(yè)設計的完成，自己四年的大學生活也接近了尾聲，在這四年

91、難忘的歲月中，留下許多美好的回憶，尤其是最后的畢業(yè)設計，更是令我記憶深刻。首先，我要感謝我們的學校，感謝在這四年中教給我許多做人做事的道理，讓我從一個懵懂得高中生變成一個能被社會所接納的知識青年；其次，我要特別的感謝一下我們的指導老師，是她在我撰寫畢業(yè)論文過程中給了我無私的幫助，從當初選題到中期答辯，再到最后定稿，老師多次詢問我們設計進程中所遇到的難題，并及時為我指點迷津。再次，我要感謝那些曾經(jīng)教我們的老師們，是他們教會了這些知識和本領

92、，才能在這次設計中得以運用。當然，我還要感謝寢室的兄弟們和其它同學，是他們在我完成論文的過程中給予我?guī)椭凸膭?，也是他們陪我度過了這四年最美好的生活。</p><p>　　現(xiàn)在我即將揮別自己的大學生活，萬千感慨上心頭，有對校園和同學戀戀不舍，更有對美好未來的憧憬。最后，再次感謝我的老師、同學和大學期間所有的朋友們，是你們?yōu)槲业拇髮W生活增光添色，讓它變得五彩斑駁，尤為難忘。真誠的說一聲：“謝謝你們！”</p&

93、gt;<p><b>　　參考文獻</b></p><p>　　[1]毛宗源等，微機控制電梯[M]，國防工業(yè)出版社出版，1996</p><p>　　[2]李鼎培，當前電梯研制開發(fā)技術動態(tài)[J]，中國電梯，1995</p><p>　　[3]梁延東主編。電梯控制技術[M]。中國建筑工業(yè)出版社，1997</p><

94、;p>　　[4]張漢杰，王錫鐘編著?，F(xiàn)代電梯控制技術[M]。哈爾濱工業(yè)大學出版社，1996</p><p>　　[5]Kim C B，Kyoung A．seong，et a1．A fuuzzy aproach to elevator group control</p><p>　　system．IEEE Trans Syst[D]．Man，Cybern．，1995，25</p&

95、gt;<p>　　[6]SIEMENS公司編著，西門子(中國)有限公司譯[Z]。SIEMATIC S一7 300可編程序控</p><p>　　制器硬件和安裝手冊。2001年5月</p><p>　　[7]SIEMENS公司編著，西門子(中國)有限公司譯[Z]。SIEMTIC STEP7 V5．0系統(tǒng)手冊。</p><p><b>　　200

96、1年5月</b></p><p>　　[8]武自芳，虞鶴松著。微機控制系統(tǒng)及其應用[M]。西安交通大學出版社，1998</p><p>　　[9]汪曉光，孫曉瑛等編著?？删幊炭刂破髟砑皯?上／下冊)[M]。機械工業(yè)出</p><p><b>　　版社，2001</b></p><p>　　[10] 溫照方

97、主編。SIMATIC S7—300可編程序控制器教程[M]。北京理工大學出版社，</p><p><b>　　2002 </b></p><p><b>　　附 錄</b></p><p><b>　　附錄A 外文資料</b></p><p>　　Building Pro

98、grammable Automation Controllers with LabVIEW FPGA</p><p><b>　　Overview</b></p><p>　　Programmable Automation Controllers (PACs) are gaining acceptance within the industrial control m

99、arket as the ideal solution for applications that require highly integrated analog and digital I/O, floating-point processing, and seamless connectivity to multiple processing nodes. National Instruments offers a variety

100、 of PAC solutions powered by one common software development environment, NI LabVIEW. With LabVIEW, you can build custom I/O interfaces for industrial applications using add-on softwa</p><p>　　With the LabVI

101、EW FPGA Module and reconfigurable I/O (RIO) hardware, National Instruments delivers an intuitive, accessible solution for incorporating the flexibility and customizability of FPGA technology into industrial PAC systems.

102、You can define the logic embedded in FPGA chips across the family of RIO hardware targets without knowing low-level hardware description languages (HDLs) or board-level hardware design details, as well as quickly define

103、hardware for ultrahigh-speed control, customiz</p><p>　　Table of Contents</p><p>　　Introduction </p><p>　　NI RIO Hardware for PACs </p><p>　　Building PACs with LabVIEW

104、and the LabVIEW FPGA Module </p><p>　　FPGA Development Flow </p><p>　　Using NI SoftMotion to Create Custom Motion Controllers </p><p>　　Applications </p><p>　　Conclusio

105、n </p><p>　　Introduction </p><p>　　You can use graphical programming in LabVIEW and the LabVIEW FPGA Module to configure the FPGA (field-programmable gate array) on NI RIO devices. RIO technolog

106、y, the merging of LabVIEW graphical programming with FPGAs on NI RIO hardware, provides a flexible platform for creating sophisticated measurement and control systems that you could previously create only with custom-des

107、igned hardware.</p><p>　　An FPGA is a chip that consists of many unconfigured logic gates. Unlike the fixed, vendor-defined functionality of an ASIC (application-specific integrated circuit) chip, you can co

108、nfigure and reconfigure the logic on FPGAs for your specific application. FPGAs are used in applications where either the cost of developing and fabricating an ASIC is prohibitive, or the hardware must be reconfigured af

109、ter being placed into service. The flexible, software-programmable architecture of FPGAs offer ben</p><p>　　With the LabVIEW FPGA Module and NI RIO hardware, you now can use LabVIEW, a high-level graphical d

110、evelopment environment designed specifically for measurement and control applications, to create PACs that have the customization, flexibility, and high-performance of FPGAs. Because the LabVIEW FPGA Module configures cu