eda課程設(shè)計(jì)--任意波形產(chǎn)生器報(bào)告

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-01 格式：doc 頁(yè)數(shù)：17 大小：774.00KB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

eda課程設(shè)計(jì)--任意波形產(chǎn)生器報(bào)告_第1頁(yè)

已閱讀1頁(yè)，還剩16頁(yè)未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、　　目錄　　第一章：緒論2　　1.1概述EDA技術(shù)2　　1.1.1 EDA技術(shù)的應(yīng)用2　　1.2數(shù)字通信系統(tǒng)模型簡(jiǎn)述3　　1.2

2、.1 DDS優(yōu)點(diǎn)3　　1.2.2 基于DDS技術(shù)的任意波形發(fā)生器3　　第二章：任意波形產(chǎn)生器介紹4　　2. 1 應(yīng)用場(chǎng)合與作用4　　2.2任意波形產(chǎn)生器系統(tǒng)的構(gòu)成5　　第三章：任意波形產(chǎn)生器的設(shè)計(jì)7</p&g

3、t;　　3.1設(shè)計(jì)要求7　　3.2設(shè)計(jì)思路7　　3.3設(shè)計(jì)流程8　　3.4設(shè)計(jì)步驟及程序8　　3.5 理論硬件調(diào)試結(jié)果14&l

4、t;/p>　　第四章：課程設(shè)計(jì)總結(jié)16　　參考文獻(xiàn)17　　第一章：緒論　　1.1概述EDA技術(shù)　　EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Aut

5、omation）的縮寫(xiě)，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟

6、件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程的計(jì)算機(jī)上自動(dòng)處理完成。現(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)

7、用。　　1.1.1 EDA技術(shù)的應(yīng)用　　EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展應(yīng)用，突出表現(xiàn)在以下幾個(gè)方面：　　1.在FPGA上實(shí)現(xiàn)DSP應(yīng)用成為可能，用純數(shù)字邏輯進(jìn)行DSP模塊的設(shè)計(jì)，使得高速DSP實(shí)現(xiàn)成為現(xiàn)實(shí)，并有力地推動(dòng)了軟件無(wú)線電技術(shù)的實(shí)用化和發(fā)展?；贔PGA的DSP技術(shù)，為高速數(shù)字信號(hào)處理算法提

8、供了實(shí)現(xiàn)途徑。　　2.嵌入式處理器軟核的成熟，使得SOPC（System On a Programmable Chip）步入大規(guī)模應(yīng)用階段，在一片F(xiàn)PGA中實(shí)現(xiàn)一個(gè)完備的數(shù)字處理系統(tǒng)成為可能。　　3.使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能。　　4.在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言且功能

9、強(qiáng)大的EDA軟件不斷推出。　　目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門(mén)廣泛使用。例如在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。　　1.2數(shù)字通信系統(tǒng)模型簡(jiǎn)述　　數(shù)字通信系統(tǒng)是指利用數(shù)字信號(hào)傳遞消息的通信系統(tǒng)。數(shù)字通信系統(tǒng)的模型如圖所示。數(shù)字通信涉及的技術(shù)問(wèn)題很多

10、，其中有信源編碼、信道編碼、保密編碼、數(shù)字調(diào)制、數(shù)字復(fù)接、同步問(wèn)題等等。　　DDS是一種全數(shù)字化的頻率合成器，由相位累加器、波形ROM、D/A轉(zhuǎn)換器和低通濾波器構(gòu)成。時(shí)鐘頻率給定后，輸出信號(hào)的頻率取決于頻率控制字，頻率分辨率取決于累加器位數(shù)，相位分辨率取決于ROM的地址線位數(shù)，幅度量化噪聲取決于ROM的數(shù)據(jù)位字長(zhǎng)和D/A轉(zhuǎn)換器位數(shù)。 　　1.2.1 D

11、DS優(yōu)點(diǎn)　　DDS有如下優(yōu)點(diǎn)：　?、?頻率分辨率高，輸出頻點(diǎn)多，可達(dá) 個(gè)頻點(diǎn)(N為相位累加器位數(shù))；⑵頻率切換速度快，可達(dá)us量級(jí)；⑶ 頻率切換時(shí)相位連續(xù)；⑷ 可以輸出寬帶正交信號(hào)；⑸ 輸出相位噪聲低，對(duì)參考頻率源的相位噪聲有改善作用；⑹可以產(chǎn)生任意波形；⑺ 全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕，因此八十年代以來(lái)各

12、國(guó)都在研制和發(fā)展各自的DDS產(chǎn)品，如美國(guó)QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。這些DDS芯片的時(shí)鐘頻率從幾十兆赫茲到幾百兆赫茲不等，芯片從一般功能到集成有D/A轉(zhuǎn)換器和正交調(diào)制器。　　1.2.2 基于DDS技術(shù)的任意波形發(fā)生器

13、波形發(fā)生器電路系統(tǒng)結(jié)構(gòu)圖　　任意波形發(fā)生器(簡(jiǎn)稱AWG)在1975年的開(kāi)發(fā)成功為信號(hào)發(fā)生器產(chǎn)品增加了一個(gè)新品種。在任意波形發(fā)生器作為測(cè)量用信號(hào)激勵(lì)源進(jìn)入市場(chǎng)之前，為了產(chǎn)生非正弦波信號(hào)，已使用函數(shù)發(fā)生器提供三角波、斜波、方波和余弦波等幾種特殊波形。聲音和振動(dòng)分析需要復(fù)雜調(diào)制的信號(hào)源，以便仿真真實(shí)的信號(hào)，只有借助任意波形發(fā)生器，例如醫(yī)療儀器測(cè)試往往需要心電波形，任意波形發(fā)生器很容易產(chǎn)生各種非標(biāo)準(zhǔn)的振

14、動(dòng)信號(hào)。任意波形發(fā)生器的應(yīng)用非常廣泛，在原理上可仿真任意波形，只要數(shù)字示波器或其它記錄儀捕捉到的波形，任意波形發(fā)生器都可復(fù)制出，特別有用的是仿真單次偶發(fā)的信號(hào)，例如地震波形、汽車碰撞波形等。　　第二章：任意波形產(chǎn)生器介紹　　2. 1 應(yīng)用場(chǎng)合與作用　　波形發(fā)生器是在電路設(shè)計(jì)與調(diào)試中應(yīng)用很多的一種信號(hào)發(fā)生裝置和信號(hào)

15、源。一般的信號(hào)源僅能產(chǎn)生幾種固定形狀的波形，而任意波形發(fā)生器（AWG）可以創(chuàng)造和產(chǎn)生任何可以設(shè)想的波形$其先導(dǎo)性，易用性和靈活性大大方便人們的設(shè)計(jì)與調(diào)試。對(duì)于模擬現(xiàn)場(chǎng)信號(hào)和各種信號(hào)合成能產(chǎn)生各種各樣的波形。　　任意波形發(fā)生器是信號(hào)源的一種$它具有信號(hào)源所有的特點(diǎn)和要領(lǐng)$我們傳統(tǒng)都認(rèn)為信號(hào)源主要給被測(cè)電路提供所需要的已知信號(hào)（各種波形），然后用其它儀表測(cè)量感興趣的參數(shù)。可見(jiàn)信號(hào)源在電子實(shí)驗(yàn)和測(cè)試處

16、理中$并不測(cè)量任何參數(shù)，而是根據(jù)使用者的要求，仿真各種測(cè)試信號(hào)$提供給被測(cè)電路$以達(dá)到測(cè)試的需要。　　任意波形發(fā)生器是一種特殊的信號(hào)源，具有綜合其它信號(hào)源波形生成能力，因而適合各種仿真實(shí)驗(yàn)的需要。　　2.2任意波形產(chǎn)生器系統(tǒng)的構(gòu)成　　下圖為任意波形發(fā)生器的構(gòu)成圖，sel為控制波形輸出。&

17、lt;p>　　Kk為分頻模塊，與k步長(zhǎng)調(diào)整波形輸出的頻率。輸出8位數(shù)字信號(hào)經(jīng)過(guò)D/A轉(zhuǎn)換輸出負(fù)波形，再經(jīng)過(guò)1：1比例反向放大器輸出正向波形，施密特觸發(fā)電路輸出方波然后經(jīng)測(cè)頻模塊由數(shù)碼管顯示出頻率。　　至少產(chǎn)生的波形如下：　　CPLD系統(tǒng)的分析　　分頻系

18、統(tǒng) 　　系統(tǒng)時(shí)鐘信號(hào)1HZ分頻與待測(cè)信號(hào)一起通過(guò)測(cè)頻模塊然后輸出到驅(qū)動(dòng)數(shù)碼管顯示。1HZ分頻就是用1秒鐘時(shí)間看有多少方波通過(guò)。　　第三章：任意波形產(chǎn)生器的設(shè)計(jì)　　3.1設(shè)計(jì)要求　　電路要求可以產(chǎn)生方波、正弦波、三角

19、波，波形的頻率可調(diào)，通過(guò)控制開(kāi)關(guān)控制產(chǎn)生的波形，并通過(guò)控制按鍵控制設(shè)計(jì)信號(hào)的頻率，改變頻率的方法可以采用分頻和DDS的原理進(jìn)行控制信號(hào)頻率。并進(jìn)行D/A轉(zhuǎn)換電路與濾波電路的設(shè)計(jì)，通過(guò)采用施密特觸發(fā)器對(duì)波形進(jìn)行整形，設(shè)計(jì)一頻率測(cè)量電路對(duì)所產(chǎn)生的頻率進(jìn)行測(cè)量，通過(guò)數(shù)碼管顯示出來(lái)，并在數(shù)碼管上顯示當(dāng)前的波形代碼。　　3.2設(shè)計(jì)思路<p

20、>　?。?）提出設(shè)計(jì)說(shuō)明書(shū)，即用自然語(yǔ)言表達(dá)系統(tǒng)項(xiàng)目的功能特點(diǎn)和技術(shù)參數(shù)等。　　（2）建立VHDL行為模型，這一步是將設(shè)計(jì)說(shuō)明書(shū)轉(zhuǎn)化為VHDL行為模型。　　（3）VHDL行為仿真。這一階段可以利用VHDL仿真器（如ModelSim）對(duì)頂層系統(tǒng)的行為模型進(jìn)行仿真測(cè)試，檢查模擬結(jié)果，繼而進(jìn)行修改和完善。　?。?

21、）VHDL-RTL級(jí)建模。如上所述，VHDL只有部分語(yǔ)句集合可用于硬件功能行為的建模，因此在這一階段，必須將VHDL的行為模型表達(dá)為VHDL行為代碼（或稱VHDL-RTL級(jí)模型）。　　（5）前端功能仿真。　?。?）邏輯綜合。　?。?）測(cè)試向量生成。這一階段主要是針對(duì)ASIC設(shè)

22、計(jì)的。FPGA設(shè)計(jì)的時(shí)序測(cè)試文件主要產(chǎn)生于適配器。對(duì)ASIC的測(cè)試向量文件是綜合器結(jié)合含有版圖硬件特性的工藝庫(kù)后產(chǎn)生的，用于對(duì)ASIC的功能測(cè)試。　?。?）功能仿真。利用獲得的測(cè)試向量對(duì)ASIC的設(shè)計(jì)系統(tǒng)和子系統(tǒng)的功能進(jìn)行仿真。　?。?）結(jié)構(gòu)綜合。主要將綜合產(chǎn)生的表達(dá)邏輯連接關(guān)系的網(wǎng)表文件，結(jié)合具體的目標(biāo)硬件環(huán)境進(jìn)行標(biāo)準(zhǔn)單元調(diào)用、布局、布線和滿足約束條件

23、的結(jié)構(gòu)優(yōu)化配置，即結(jié)構(gòu)綜合。　?。?0）門(mén)級(jí)時(shí)序仿真。在這一級(jí)中將使用門(mén)級(jí)仿真器或仍然使用VHDL仿真器（因?yàn)榻Y(jié)構(gòu)綜合后能同步生成VHDL格式的時(shí)序仿真文件）進(jìn)行門(mén)級(jí)時(shí)序仿真，在計(jì)算機(jī)上了解更接近硬件目標(biāo)器件工作的功能時(shí)序。　?。?1）硬件測(cè)試。這是對(duì)最后完成的硬件系統(tǒng)（如ASIC或FPGA）進(jìn)行檢查和測(cè)試。&l

24、t;b>　　3.3設(shè)計(jì)流程　　3.4設(shè)計(jì)步驟及程序　　設(shè)計(jì)模塊原理圖　　分頻模塊 　　LIBRARY IEEE;&l

25、t;p>　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY fp IS　　port(clk:in std_logic; --input 1K Hz　　k:in std_l

26、ogic_vector(3 downto 0);　　clko:buffer std_logic); --out 1 hz　　end fp;　　architecture a of fp is　　signal temp:std_logi

27、c_vector(3 downto 0);　　begin　　process(clk)　　begin　　if clk'event and clk='1' then</p

28、>　　if temp<k then　　temp<=temp+1;　　else　　temp<="0000";　　clko<=not clko;

29、　　end if;end if;　　end process;　　end a;　　正弦函數(shù)模塊 　　library ieee;

30、;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;　　use ieee.std_logic_unsigned.all;　　entity sin is　　port(clk4:in

31、 std_logic;　　k:in integer range 15 downto 0;　　dd4:out integer range 255 downto 0);　　end sin;　　architecture dacc of si

32、n is　　signal q: integer range 63 downto 0;　　begin　　process(clk4)　　begin　　if (

33、clk4'event and clk4='1') then　　q<=q+k;　　end if;　　end process;　　process(q)

34、　　begin　　case q is　　when 00=>dd4<=255;　　…..　　when others=>n

35、ull;　　end case;　　end process;　　end dacc;　　三角波 &

36、lt;p>　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity tria is　　port(clk3:in std_logic;</p&g

37、t;　　k:in integer range 15 downto 0;　　dd3:out integer range 255 downto 0);　　end tria;　　architecture dacc of tria is&

38、lt;p>　　signal b:std_logic;　　signal c:integer range 255 downto 0;　　begin　　process(clk3)　　begin&l

39、t;/p>　　if (clk3'event and clk3='1') then　　if(b='0') then　　c<=c+k;　　if(c>=250) then<

40、p>　　b<='1';　　end if;　　elsif(b='1') then　　c<=c-k;　　if(c

41、<=1) then　　b<='0';　　end if;　　end if;　　dd3<=c;</b&g

42、t;　　end if;　　end process;　　end dacc;　　方波 </p

43、>　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;　　use ieee.std_logic_unsigned.all;　　entity sq

44、uare is　　port(clk1 : in std_logic;　　k:in integer range 15 downto 0;　　dd1 : buffer integer range 255 downto 0);　　end square;&

45、lt;p>　　architecture dacc of square is　　signal q: integer range 255 downto 0;　　begin　　process(clk1)　　begin

46、　　if (clk1'event and clk1='1') then　　q<=q+k;　　end if;　　end process;</p

47、>　　process(q)　　begin　　case q is　　when 0 to 127=>dd1<=255;　　when 128 to 255=>

48、;dd1<=127;　　when others=>null;　　end case;　　end process;　　end dacc;　　特殊波

49、形 　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;<

50、;/p>　　use ieee.std_logic_unsigned.all;　　entity sintra is　　port(clk4:in std_logic;　　k:in integer range 15 downto 0;　　dd4:ou

51、t integer range 255 downto 0);　　end sintra;　　architecture dacc of sintra is　　signal q: integer range 63 downto 0;　　begin</b&

52、gt;　　process(clk4)　　begin　　if (clk4'event and clk4='1') then　　q<=q+k;&l

53、t;p>　　end if;　　end process;　　process(q)　　begin　　case q is<p&g

54、t;　　when 00=>dd4<=255;　　……..　　when 63=>dd4<=247;　　when others=>null;　　end case;<

55、/p>　　end process;　　end dacc;　　分頻1Hz 　　LIBRARY IEEE;　　U

56、SE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY fp1HZ IS　　PORT(clk:in std_logic; --10M　　clk1Hz: buffer STD_LOGIC

57、);　　END fp1hz;　　ARCHITECTURE one OF fp1hz IS　　SIGNAL test: integer range 0 to 6000000;　　begin　　p

58、rocess(clk)　　begin　　if clk'event and clk='1' then　　if test<5000000 then　　test<=test+1;&

59、lt;p>　　else　　test<=0;　　clk1hz<=not clk1hz;　　end if;　　end if;&

60、lt;/b>　　end process;　　end one;　　測(cè)頻模塊 　　LIBRARY IEEE;　　USE IEEE.ST

61、D_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY freq IS　　PORT(fsin: in STD_LOGIC; 　　clk: IN STD_LOGIC; </p&g

62、t;　　dout0,dout1,dout2,dout3: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));　　END freq;　　ARCHITECTURE one OF freq IS　　SIGNAL test_en: STD_LO

63、GIC; 　　SIGNAL clear: STD_LOGIC; 　　SIGNAL data: STD_LOGIC_VECTOR(15 DOWNTO 0); 　　BEGIN　　PROCESS(clk)</p

64、>　　BEGIN　　IF clk'event AND clk='1' THEN test_en<=NOT test_en;　　END IF;　　END PROCESS; </

65、p>　　clear<=NOT clk AND NOT test_en;　　PROCESS(fsin)　　BEGIN　　IF clear='1' THEN data<="0000000000000000"

66、;;　　ELSIF fsin'event AND fsin='0' 　　THEN　　IF data(15 DOWNtO 0)="1001100110011001" 　　THEN data&l

67、t;=data+"0110011001100111";　　elsIF data(11 DOWNtO 0)="100110011001" 　　THEN data<=data+"011001100111";　　ELSIF data(7 DOWNTO 0

68、)="10011001" 　　THEN data<=data+"01100111";　　ELSIF data(3 DOWNTO 0)="1001" 　　THEN data<=data+"0111";

69、　　ELSE data<=data+1;　　END IF;　　END IF;　　END PROCESS;　　PROCESS(test_en,data)

70、　　BEGIN　　IF test_en'event AND test_en='0' THEN 　　dout0<=data(3 downto 0);　　dout1<=data(7 downto 4);

71、　　dout2<=data(11 downto 8);　　dout3<=data(15 downto 12); 　　END IF; 　　END PROCESS;　　END one;

72、　　控制模塊 　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;</p&g

73、t;　　use ieee.std_logic_unsigned.all　　entity control is　　port(sel:in std_logic_vector(1 downto 0);　　k0,k1,k2,k3:in integer range 255 downto 0;</

74、p>　　qout:out integer range 255 downto 0);　　end control;　　architecture a of control is　　begin　　process(s

75、el,k0,k1,k2,k3)　　begin　　if sel=“00” then 　　　qout<=k0;　　elsif sel=“01” then 　&l

76、t;p>　　qout<=k1;　　elsif sel=“10” then 　　　qout<=k2;　　elsif sel=“11” then 　　　qout

77、<=k3;　　end if;　　end process;　　end a;　　3.5 理論硬件調(diào)試結(jié)果　　1、不同分頻產(chǎn)生方波如圖

78、　　2、不同分頻產(chǎn)生三角波如圖　　3、不同分頻產(chǎn)生任意波如圖：　　4、不同分頻產(chǎn)生正弦波如圖：　　第四章：課程設(shè)計(jì)總結(jié)　　這次課程設(shè)計(jì)理論上的時(shí)間為一周，但是由于學(xué)校相關(guān)教學(xué)資源的沖突和結(jié)合我們實(shí)際的需求及能力，所以僅用了一天多的

79、時(shí)間，但是即使在這一周多的時(shí)間里，我們?nèi)匀灰矊W(xué)到了一些，熟悉了對(duì)軟件的基本操作，但是仍然明顯感覺(jué)自己對(duì)EDAZ知識(shí)的匱乏。　　后來(lái)聽(tīng)說(shuō)硬件實(shí)驗(yàn)箱壞了，老師也調(diào)試了好大一會(huì)，老師檢查一下實(shí)驗(yàn)箱，搞出了半邊波形，　　我們這個(gè)結(jié)果是沒(méi)有出來(lái)，但是這也反應(yīng)我們做事沒(méi)有耐心，當(dāng)我們硬件不能實(shí)現(xiàn)時(shí)，我們就在那不知所措了，急來(lái)急去也不知怎樣做，我們不想著再去做什么了。

80、這樣我們不適合做事，當(dāng)我們遇到問(wèn)題時(shí)，我們應(yīng)該想著怎樣去解決，而不是在那里急來(lái)急去或者無(wú)所事事。當(dāng)我們有了耐心我們才可以把事情解決，這樣我們?cè)诮窈蟛庞锌赡馨咽虑樽龊茫覀兊娜松艜?huì)越走越好。　　參考文獻(xiàn)　　1. 王英軍，黃小輝．?dāng)?shù)字電視新形勢(shì)下的綜合業(yè)務(wù)管理［J］．有線電視技術(shù)，2004（6）：78－80．</

81、p>　　2. 吳小強(qiáng)．數(shù)字電視用戶管理系統(tǒng)［J］．有線電視技術(shù)，2004（4）：83－86．　　3. ErichGamma，RichafdHelm，RalphJohnson,etal．設(shè)計(jì)模式［M］．李英軍，譯．北京：機(jī)械工業(yè)出版社，2003：199－210．　　4. 宋萬(wàn)杰，羅豐，吳順君.CPLD技術(shù)及其應(yīng)用.西安：西

眾賞文庫(kù)> 全部分類> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

eda課程設(shè)計(jì)--任意波形產(chǎn)生器報(bào)告

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

eda課程設(shè)計(jì)--任意波形產(chǎn)生器報(bào)告

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

免費(fèi)下載