電子線路課程設(shè)計(jì)——數(shù)字頻率合成器（dds）的設(shè)計(jì)

1、<p>　　襖羂蕆蟻螀羈薀袇聿羀艿蝕羅聿莁裊袁聿蒄蚈螇肈蚆蒁膆肇莆螆肂肆蒈蕿羈肅薀螄襖肄芀薇螀肅莂螃肈膃蒅薆羄膂薇螁袀膁莇薄袆膀葿衿螂腿薁螞肁膈芁袈羇膇莃蝕袃芇蒅袆蝿芆薈蠆肇芅芇蒂羃芄蒀蚇罿芃薂薀裊節(jié)節(jié)螅螁芁莄薈肀芁蒆螄羆莀蕿薆袂荿羋螂螈莈莁薅肇莇薃螀肅莆蚅蚃羈蒞蒞袈襖羂蕆蟻螀羈薀袇聿羀艿蝕羅聿莁裊袁聿蒄蚈螇肈蚆蒁膆肇莆螆肂肆蒈蕿羈肅薀螄襖肄芀薇螀肅莂螃肈膃蒅薆羄膂薇螁袀膁莇薄袆膀葿衿螂腿薁螞肁膈芁袈羇膇莃蝕袃芇蒅袆蝿芆薈蠆肇

2、芅芇蒂羃芄蒀蚇罿芃薂薀裊節(jié)節(jié)螅螁芁莄薈肀芁蒆螄羆莀蕿薆袂荿羋螂螈莈莁薅肇莇薃螀肅莆蚅蚃羈蒞蒞袈襖羂蕆蟻螀羈薀袇聿羀艿蝕羅聿莁裊袁聿蒄蚈螇肈蚆蒁膆肇莆螆肂肆蒈蕿羈肅薀螄襖肄芀薇螀肅莂螃肈膃蒅薆羄膂薇螁袀膁莇薄袆膀葿衿螂腿薁螞肁膈芁袈羇膇莃蝕袃芇蒅袆蝿芆薈蠆肇芅芇蒂羃芄蒀蚇罿芃薂薀裊節(jié)節(jié)螅螁芁莄薈肀芁蒆螄羆莀蕿薆袂荿羋螂螈莈莁薅肇莇薃螀肅莆蚅蚃羈蒞蒞袈襖羂蕆蟻螀羈薀袇聿羀艿蝕羅聿莁裊袁聿蒄蚈螇肈蚆蒁膆肇莆螆肂肆蒈蕿羈肅薀螄襖肄芀薇螀肅莂螃肈

3、膃蒅薆羄膂薇螁袀膁莇薄袆膀葿衿螂腿薁螞肁膈芁袈羇膇莃蝕袃芇蒅袆蝿芆薈蠆肇芅芇蒂羃芄蒀蚇罿芃薂薀裊節(jié)節(jié)螅螁芁莄薈肀芁蒆螄羆莀蕿薆袂荿羋螂螈莈莁薅</p><p>　　DDS信號(hào)發(fā)生器設(shè)計(jì)設(shè)計(jì)實(shí)驗(yàn)報(bào)告</p><p><b>　　摘 要</b></p><p>　　本篇報(bào)告主要介紹了用EDA設(shè)計(jì)完成直接數(shù)字頻率合成器DDS的過(guò)程。該直接數(shù)字頻率

4、合成器輸出的頻率及相位均可控制，且能輸出正弦、余弦、三角波、鋸齒波、方波五種波形，經(jīng)過(guò)轉(zhuǎn)換之后還能在示波器上顯示，在控制電路的作用下能實(shí)現(xiàn)保持、清零功能，另外還能同時(shí)顯示輸出頻率、相位控制字、頻率控制字。本設(shè)計(jì)利用QuartusII 5.0軟件進(jìn)行DDS的設(shè)計(jì)，最后下載到SmartSOPC實(shí)驗(yàn)系統(tǒng)中進(jìn)行硬件測(cè)試。</p><p>　　Abstract </p><p>　　This

5、 report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave,

6、sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase

7、control characters, frequency control word. This design </p><p><b>　　關(guān) 鍵 詞</b></p><p>　　EDA設(shè)計(jì)、直接數(shù)字頻率合成器DDS、QuartusII 5.0軟件、SmartSOPC實(shí)驗(yàn)系統(tǒng)</p><p><b>　　Key words</

8、b></p><p>　　EDA design,Direct Digital Synthesizer DDS, QuartusII 5.0software, SmartSOPC experiment system</p><p><b>　　目 錄</b></p><p><b>　　摘要 關(guān)鍵詞</b><

9、;/p><p>　　第1篇 多直接數(shù)字頻率合成器DDS設(shè)計(jì)要求說(shuō)明</p><p>　　1.1 設(shè)計(jì)基本要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4頁(yè)</p><p>　　1.2 設(shè)計(jì)提高部分要求

10、68;¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4頁(yè)</p><p>　　第2篇 對(duì)整體電路工作原理的方案論證 ¨¨¨¨¨¨¨第5頁(yè)</p><p>　　第3篇 各子模塊設(shè)計(jì)原理說(shuō)明<

11、;/p><p>　　3.1頻率預(yù)置與調(diào)節(jié)電路¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6頁(yè)</p><p>　　3.2相位累加器模塊¨¨¨¨¨¨¨¨¨¨¨&#

12、168;¨¨¨¨第6頁(yè)</p><p>　　3.3波形存儲(chǔ)器模塊¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第7頁(yè)</p><p>　　3.4相位調(diào)節(jié)器¨¨¨¨&#

13、168;¨¨¨¨¨¨¨¨¨¨¨¨¨第9頁(yè)</p><p>　　3.5波形輸出模塊¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第

14、9頁(yè)</p><p>　　3.6頻率測(cè)定模塊¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨ 第11頁(yè)</p><p>　　3.7顯示模塊模塊¨¨¨¨¨¨¨¨¨

15、;¨¨¨¨¨¨¨ 第13頁(yè)</p><p>　　第4篇 調(diào)試、仿真、編程下載過(guò)程¨¨¨¨¨¨¨¨¨¨第14頁(yè)</p><p><b>　　第5篇 實(shí)驗(yàn)總結(jié)</b></p><p

16、>　　5.1 對(duì)本設(shè)計(jì)的一些改進(jìn)方案¨¨¨¨¨¨¨¨¨¨¨第15頁(yè)</p><p>　　5.2 實(shí)驗(yàn)感想¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨&#

17、168;¨第15頁(yè)</p><p><b>　　參考文獻(xiàn)</b></p><p>　　第1篇 直接數(shù)字頻率合成器DDS設(shè)計(jì)要求說(shuō)明</p><p>　　1.1 設(shè)計(jì)基本要求</p><p>　　利用QuartusII軟件和SmartSOPC實(shí)驗(yàn)箱實(shí)現(xiàn)DDS的設(shè)計(jì)；</p><p>　

18、　DDS中的波形存儲(chǔ)器模塊用Altera公司的Cyclone系列FPGA</p><p>　　芯片中的ROM實(shí)現(xiàn)，ROM結(jié)構(gòu)配置成4096×10類型；</p><p>　　具體參數(shù)要求：頻率控制字K取4位；基準(zhǔn)頻率fc=1MHz,由</p><p>　　實(shí)驗(yàn)板上的系統(tǒng)時(shí)鐘分頻得到；</p><p>　　系統(tǒng)具有清零和使能的功能；&l

19、t;/p><p>　　利用實(shí)驗(yàn)箱上的D/A轉(zhuǎn)換器件將ROM輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，能夠通過(guò)示波器觀察到正弦波形；</p><p>　　通過(guò)開(kāi)關(guān)（實(shí)驗(yàn)箱上的Ki）輸入DDS的頻率和相位控制字，并能用示波器觀察加以驗(yàn)證；</p><p>　　1.2 設(shè)計(jì)提高部分要求</p><p>　　通過(guò)按鍵（實(shí)驗(yàn)箱上的Si）輸入DDS的頻率和相位控制字，

20、以擴(kuò)大頻率控制和相位控制的范圍(注意：按鍵后有消顫電路)；</p><p>　　能夠同時(shí)輸出正余弦兩路正交信號(hào)；</p><p>　　在數(shù)碼管上顯示生成的波形頻率；</p><p>　　充分考慮ROM結(jié)構(gòu)及正弦函數(shù)的特點(diǎn)，進(jìn)行合理的配置，提高計(jì)算精度；</p><p>　　設(shè)計(jì)能輸出多種波形（三角波、鋸齒波、方波等）的多功能波形發(fā)生器；<

21、;/p><p>　　第2篇 對(duì)整體電路工作原理的方案論證</p><p>　　DDS即Direct Digital Synthesizer數(shù)字頻率合成器，是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)，是一種新型的數(shù)字頻率合成技術(shù)。具有相對(duì)帶寬大、頻率轉(zhuǎn)換時(shí)間短、分辨力高、相位連續(xù)性好等優(yōu)點(diǎn)，很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制，廣泛應(yīng)用于通訊領(lǐng)域。</p>

22、;<p>　　2.1 DDS基本結(jié)構(gòu)圖</p><p>　　圖1.本設(shè)計(jì)DDS基本結(jié)構(gòu)圖</p><p><b>　　2.2工作原理說(shuō)明</b></p><p>　　本設(shè)計(jì)DDS主要由頻率預(yù)置電路、相位累加器、波形存儲(chǔ)器、D/A轉(zhuǎn)換器、低通濾波器組成?？赏ㄟ^(guò)頻率控制字kf和相位控制字kp輸出頻率和相位均可調(diào)的正弦波、余弦波、三角波

23、、鋸齒波、方波。輸出頻率fo是對(duì)基準(zhǔn)頻率fc的分頻，其關(guān)系如下：fo=(kf/2N)fc</p><p>　　在本設(shè)計(jì)中，N取12位，基準(zhǔn)頻率fc取1MHz，kf從0000（0）到1111（15），所以輸出頻率從0到3840Hz。</p><p>　　第3篇 各子模塊原理說(shuō)明</p><p>　　3.1 頻率預(yù)置與調(diào)節(jié)電路</p><p>

24、　　本模塊的主要功能是產(chǎn)生基準(zhǔn)頻率fc、頻率控制字kf、相位控制字kp。</p><p>　　SmartSOPC實(shí)驗(yàn)箱提供的是48MHz的系統(tǒng)時(shí)鐘，需要經(jīng)過(guò)48分頻得到基準(zhǔn)頻率fc，48分頻用一個(gè)模48計(jì)數(shù)器即可實(shí)現(xiàn)。具體電路如圖2所示。</p><p><b>　　圖2.模48計(jì)數(shù)器</b></p><p>　　如圖所示，用兩片二進(jìn)制加法計(jì)數(shù)

25、器74163實(shí)現(xiàn)模48計(jì)數(shù)器，在74163時(shí)鐘輸入端輸入系統(tǒng)時(shí)鐘48MHz，ROC端輸出的就是基準(zhǔn)頻頻1MHz。</p><p>　　頻率控制字kf設(shè)計(jì)的是從0000到1111的四位二進(jìn)制數(shù)，但是為了與相位累加器相匹配，kf需要定義成12位的二進(jìn)制數(shù)。所以kf的高8為都要賦零，只需要控制低四位。若直接用開(kāi)關(guān)輸入需要4個(gè)開(kāi)關(guān)，而SmartSOPC實(shí)驗(yàn)箱提供的只有8個(gè)開(kāi)關(guān)，為了節(jié)省開(kāi)關(guān)，本設(shè)計(jì)利用一個(gè)模16計(jì)數(shù)器來(lái)產(chǎn)

26、生頻率控制字kf。計(jì)數(shù)頻率采用1Hz，1秒鐘計(jì)一次數(shù)，通過(guò)開(kāi)關(guān)來(lái)控制使kf達(dá)到需要頻率控制字</p><p>　　同樣，為了與加法器匹配，相位控制字也定義成了12位的二進(jìn)制數(shù)，為了方便起見(jiàn)，kp也設(shè)計(jì)了從0000到1111十六個(gè)狀態(tài)，但是若加在低四位，當(dāng)kp也從0000到0001時(shí)，相位只變化了2π/212=π/2048，肉眼很難觀測(cè)到，從0000到1111也之變化了π/2048×16=π/128，在示

27、波器上很難看到。所以本設(shè)計(jì)將4位相位控制字加在高四位，低八位賦零。這樣從0000到1111，相位變化了2π/212×27=π/16，在示波器上很容易看到的，從0000到1111相位變化了π。</p><p>　　3.2 相位累加器模塊</p><p>　　相位累加器的結(jié)構(gòu)圖如圖3所示。</p><p>　　圖3.相位累加器結(jié)構(gòu)圖</p>&l

28、t;p>　　相位累加器在基準(zhǔn)頻率信號(hào)fc的控制下以頻率控制字kf為步長(zhǎng)進(jìn)行累加運(yùn)算，產(chǎn)生所需要的頻率控制數(shù)據(jù)。相位寄存器則在時(shí)鐘的控制下把累加的結(jié)果作為波形存儲(chǔ)器ROM的地址，實(shí)現(xiàn)對(duì)波形存儲(chǔ)器ROM的尋址。當(dāng)累加器加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作。這個(gè)周期也就是DDS信號(hào)的一個(gè)頻率周期。</p><p>　　相位寄存器的輸出就是波形存儲(chǔ)ROM的地址。</p><p>　

29、　3.3 波形存儲(chǔ)器模塊</p><p>　　用累加器的輸出作為波形存儲(chǔ)器的取樣地址，進(jìn)行波形的相位—幅值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。以正弦波形存儲(chǔ)器sine_rom為例，N（12）位的尋址ROM相當(dāng)于把0—2π的正弦信號(hào)離散成具有2N個(gè)樣值的序列，波形ROM有D（10）位數(shù)據(jù)位，所以設(shè)置2N個(gè)樣值的sin值以D位二進(jìn)制數(shù)值固化在ROM中，這里設(shè)置D=10，所以ROM中的數(shù)據(jù)范圍應(yīng)該從0到1

30、023，但是正弦值只從-1到1，所以要對(duì)其進(jìn)行量化，公式如下：</p><p>　　存儲(chǔ)數(shù)據(jù)=round(sin(n×2π/4096))×512+512</p><p>　　其中，n為存儲(chǔ)地址，范圍是從0到4095。</p><p>　　按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。相位—幅度變換原理如圖4所示。</p><

31、p>　　圖4.相位-幅度變換原理圖</p><p>　　同理，余弦波ROM、鋸齒波ROM、三角波ROM、方波ROM只需在ROM里存儲(chǔ)相應(yīng)波形的幅度量化序列即可。</p><p><b>　　正弦ROM的存儲(chǔ)</b></p><p>　　余弦ROM的存儲(chǔ)與正弦ROM類似</p><p>　　存儲(chǔ)數(shù)據(jù)=round(co

32、s(n×2π/4096)×512)+512</p><p>　　三角波ROM。三角波的數(shù)據(jù)沒(méi)有現(xiàn)成的生成三角波的數(shù)據(jù)，本設(shè)計(jì)根據(jù)圖5做出相應(yīng)的函數(shù)產(chǎn)生三角波的數(shù)據(jù)表。</p><p><b>　　圖5. 三角波</b></p><p>　　所以三角波函數(shù)如下：</p><p>　　當(dāng)n∈(0，1023

33、）時(shí)，存儲(chǔ)數(shù)據(jù)＝round(n／2)＋512；</p><p>　　當(dāng)n∈(1023，3071）時(shí)，存儲(chǔ)數(shù)據(jù)＝ 1024－round(n／2)＋512；</p><p>　　當(dāng)n∈(3071，4095）時(shí)，存儲(chǔ)數(shù)據(jù)＝ round(n／2)－2048＋512；</p><p>　　鋸齒波ROM的數(shù)據(jù)表參見(jiàn)juchibo.mif。鋸齒波的波形如圖6所示。</p&g

34、t;<p><b>　　圖6.鋸齒波</b></p><p>　　由圖6可得出鋸齒波的函數(shù)如下：</p><p>　　存儲(chǔ)數(shù)據(jù)=round(n／4)</p><p>　　方波ROM。方波的波形如圖7所示。</p><p><b>　　圖7.方波</b></p><p

35、>　　由圖7可得出方波的函數(shù)如下：</p><p>　　最后，生成5個(gè)存有不同波形的存儲(chǔ)器，分別是sine_rom、cos_rom、fangbo_rom、juchibo_rom、sanjiao_rom。分別如圖8所示。</p><p>　　圖8. 5個(gè)波形存儲(chǔ)器</p><p>　　所有.mif文件的數(shù)據(jù)都來(lái)源于電子表格ROM地址數(shù)據(jù)。</p>

36、<p>　　3.4 相位調(diào)節(jié)模塊</p><p>　　相位控制模塊是在ROM地址信號(hào)輸入波形存儲(chǔ)器ROM之前，將相位控制字疊加上去，使相位都增加相應(yīng)的值。這個(gè)功能用一個(gè)加法器就能實(shí)現(xiàn)。</p><p>　　加法器輸出的信號(hào)再輸入ROM的地址輸入端，輸出的波形在示波器上會(huì)發(fā)生平移，即相位輸出發(fā)生了變化。</p><p><b>　　3.5波形輸出

37、模塊</b></p><p>　　由波形存儲(chǔ)器ROM輸出的是量化的數(shù)字信號(hào)，這種信號(hào)在示波器上顯示出來(lái)是離散的，所以還要經(jīng)過(guò)D/A轉(zhuǎn)換器，在經(jīng)過(guò)低通濾波器輸出才能在示波器上顯示出連續(xù)的波形。事實(shí)上經(jīng)過(guò)D/A轉(zhuǎn)換后不需要低通濾波器就已經(jīng)可以滿足我們的要求了。DDS基本工作流程圖如圖9所示。</p><p>　　圖9.DDS基本工作流程圖</p><p>　

38、　本次實(shí)驗(yàn)箱提供了兩片D/A轉(zhuǎn)換芯片，本設(shè)計(jì)中，第一片D/A轉(zhuǎn)換芯片始終輸出正弦波，余弦波、三角波、鋸齒波、方波通過(guò)控制電路在第二篇D/A轉(zhuǎn)換芯片選擇輸出。選擇電路的原路很簡(jiǎn)單，四種波形由四路數(shù)據(jù)，每路數(shù)據(jù)都有10位，所以用兩個(gè)開(kāi)關(guān)作為地址端來(lái)控制5片雙四選一數(shù)據(jù)選擇器74153就可實(shí)現(xiàn)波形的四選一。具體電路如圖10所示：</p><p>　　圖10.四種波形的選擇輸出</p><p>　

39、　圖10中，s[9..0]是余弦信號(hào)，f[9..0]是方波信號(hào)，s[9..0]是三角波信號(hào)，j[9..0]是鋸齒波信號(hào)。a1a0是地址端，對(duì)應(yīng)的波形輸出如表1所示。</p><p><b>　　表1 輸出波形選擇</b></p><p><b>　　3.6頻率測(cè)定模塊</b></p><p>　　本設(shè)計(jì)的測(cè)頻電路是通過(guò)測(cè)定

40、相位累加器輸出的ROM地址信號(hào)在1秒鐘內(nèi)溢出的次數(shù)來(lái)測(cè)定輸出頻率的。原理圖如圖11所示。</p><p>　　電路波形示意圖如圖12所示。</p><p>　　圖12.測(cè)頻電路波形示意圖</p><p>　　單位時(shí)鐘進(jìn)過(guò)二分頻之后得到周期為2秒的時(shí)鐘信號(hào)，利用這個(gè)時(shí)鐘信號(hào)，使計(jì)數(shù)器在1秒鐘的時(shí)間內(nèi)對(duì)待測(cè)信號(hào)進(jìn)行計(jì)數(shù)，在下一秒的時(shí)間內(nèi)對(duì)計(jì)數(shù)結(jié)果進(jìn)行鎖存并輸出。這里利用

41、了反相器的演示效應(yīng)，否則鎖存器的輸出永遠(yuǎn)都會(huì)是0000，而且在編譯成功后進(jìn)行仿真時(shí)會(huì)發(fā)現(xiàn)，功能仿真是輸不出結(jié)果的，這就是因?yàn)檐浖M(jìn)行的功能仿真是理想仿真，忽略了門電路的實(shí)際延時(shí)效應(yīng)，所以即使計(jì)數(shù)器輸出正確，鎖存器的也還是沒(méi)有結(jié)果輸出的，只有將總電路下載到試驗(yàn)箱才能檢測(cè)測(cè)頻器是否正確。</p><p>　　測(cè)頻器的電路圖如圖13所示。</p><p><b>　　計(jì)數(shù)的原理圖如下：

42、</b></p><p><b>　　寄存器原理圖如下：</b></p><p>　　圖13.測(cè)頻器電路圖</p><p>　　圖中，signal就是待測(cè)信號(hào)，接入的是相位累加器輸出的最高位out1(11)。jishuqi4096是用4片十進(jìn)制加法計(jì)數(shù)器組成的同步計(jì)數(shù)器，最大可計(jì)到十進(jìn)制的9999，輸出個(gè)十百千四路4位的8421BC

43、D碼，對(duì)于本設(shè)計(jì)來(lái)說(shuō)輸出頻率最大是3840Hz，而設(shè)計(jì)計(jì)數(shù)器是模10000的，所以完全夠用了。寄存器是由4片74173組成的。仿真波形如圖14所示（參見(jiàn)波形文件cepinyi.bdf）。</p><p>　　圖14.測(cè)頻器仿真波形圖</p><p>　　其中，g、s、b、q是寄存器的輸出，gg、ss、bb、qq是計(jì)數(shù)器的輸出，可見(jiàn)計(jì)數(shù)器的輸出是沒(méi)問(wèn)題的，但是寄存器始終沒(méi)有輸出，這就是上面說(shuō)

44、到的功能仿真的缺陷。</p><p><b>　　3.7顯示模塊</b></p><p><b>　　此處為譯碼顯示部分</b></p><p>　　第4篇 調(diào)試、仿真、編程下載過(guò)程</p><p>　　實(shí)驗(yàn)過(guò)程中沒(méi)做完一個(gè)模塊添加一項(xiàng)功能之后都要進(jìn)行編譯仿真，在確定各子模塊的功能都正確之后組合整

45、體電路（參見(jiàn)原理圖文件dds.bdf），并對(duì)其進(jìn)行綜合編譯，編譯成功之后就可以準(zhǔn)備下載到SmartSOPC實(shí)驗(yàn)箱了。在下載之前要注意將未使用的管腳設(shè)置為三態(tài)輸入。之后就可以給各輸入端輸出端分配管腳，其中輸入端48MHz分配到實(shí)驗(yàn)箱的系統(tǒng)時(shí)鐘48MHz的脈沖，輸入端en、reset、kf、kp、a0、a1分別分配到實(shí)驗(yàn)箱的手動(dòng)開(kāi)關(guān)KEY1到KEY6，輸出端abcdefg分配到顯示管七段碼，輸出端s[7..0]分配到數(shù)碼管的片選端DIG7到

46、DIG0。</p><p>　　之后下載到SmartSOPC實(shí)驗(yàn)箱后對(duì)各項(xiàng)功能進(jìn)行驗(yàn)證和調(diào)試。</p><p><b>　　第5篇 實(shí)驗(yàn)總結(jié)</b></p><p>　　5.1 對(duì)本設(shè)計(jì)的一些改進(jìn)方案</p><p>　　在波形選擇模塊，可以把4種波形的數(shù)據(jù)存入1個(gè)ROM中，那么這個(gè)ROM就要設(shè)置成16384×

47、;10的。這樣通過(guò)開(kāi)關(guān)來(lái)控制地址端，當(dāng)控制端加1時(shí)，ROM的地址段加4096，跳入到另一個(gè)波形的數(shù)據(jù)存儲(chǔ)區(qū)，輸出就會(huì)使另一種波形。但是這樣需要對(duì)地址輸入信號(hào)進(jìn)行處理，ROM地址輸入信號(hào)要定義成48位的二進(jìn)制數(shù)。控制端加1，實(shí)際上就是12位的地址信號(hào)向高位移動(dòng)12位。</p><p><b>　　5.2 實(shí)驗(yàn)感想</b></p><p>　　通過(guò)本次為期一周的dds課程

48、設(shè)計(jì)完成了一個(gè)簡(jiǎn)單的直接數(shù)字頻率合成器，實(shí)驗(yàn)我更加熟悉了QuartusII 5.0軟件的使用，包括電路圖編輯、虛擬儀器儀表的使用和掌握常見(jiàn)電路分析方法還能夠運(yùn)用QuartusII 5.0軟件對(duì)電路進(jìn)行設(shè)計(jì)和性能分析，基本上達(dá)到了這次EDA實(shí)驗(yàn)的實(shí)驗(yàn)?zāi)康脑趯?shí)驗(yàn)的過(guò)程中遇到了很多問(wèn)題最終在老師和同學(xué)的幫助和自己的思考之下解決。</p><p>　　在實(shí)驗(yàn)中也遇到了很多問(wèn)題，給自己感悟最深的是，必須有一個(gè)嚴(yán)謹(jǐn)?shù)淖黠L(fēng)也端

49、正的態(tài)度，在實(shí)驗(yàn)中碰到的問(wèn)題，很大一部分都是由于自己不細(xì)心而導(dǎo)致的。也意識(shí)到自己的專業(yè)知識(shí)的匱乏，實(shí)驗(yàn)中需要用到的很多知識(shí)都是臨時(shí)查找與學(xué)習(xí)的，知識(shí)略知一二，在后面的學(xué)習(xí)中需要更加努力。 </p><p><b>　　參考文獻(xiàn)</b></p><p>　　蔣立平編著.《數(shù)字電路》.南京理工大學(xué)出版社</p><p>　　南京理工大學(xué)電子技術(shù)中

50、心編.《EDA設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書》</p><p>　　付文紅、花漢兵編著.《EDA技術(shù)與實(shí)驗(yàn)》.機(jī)械工業(yè)出版社</p><p>　　王毅評(píng)、張振榮編著.《VHDL編程與仿真》.北京人民郵電出版社</p><p>　　潘松、黃繼業(yè)編著.《EDA技術(shù)實(shí)用教程》.北京科學(xué)出版社</p><p>　　鄒彥編著.《EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)》.北京電子工業(yè)

51、出版社</p><p>　　譚會(huì)生、瞿遂春等編.《EDA技術(shù)綜合應(yīng)用實(shí)例與分析》.西安電子科技大學(xué)出版社</p><p>　　膄薈螇螄肀薇蒆羀肆薆蠆螃莄薅螁肈芀薄袃?cè)h薃薃肆肂膀蚅衿羈艿螇肅芇羋蕆袈膃芇蕿肅腿芆螂羆肅芆襖蝿莄芅薄羄芀芄蚆螇膆芃螈羂肂莂蒈螅羈莁薀羈芆莁蚃螄節(jié)莀裊聿膈荿薅袂肄莈蚇肇羀莇蝿袀艿莆葿肆膅蒅薁袈肁蒅蚃肄羇蒄螆袇蒞蒃薅蠆芁蒂蚈羅膇蒁螀螈肅蒀蒀羃罿葿薂螆羋蕿蚄羂膄薈螇螄肀

52、薇蒆羀肆薆蠆螃莄薅螁肈芀薄袃?cè)h薃薃肆肂膀蚅衿羈艿螇肅芇羋蕆袈膃芇蕿肅腿芆螂羆肅芆襖蝿莄芅薄羄芀芄蚆螇膆芃螈羂肂莂蒈螅羈莁薀羈芆莁蚃螄節(jié)莀裊聿膈荿薅袂肄莈蚇肇羀莇蝿袀艿莆葿肆膅蒅薁袈肁蒅蚃肄羇蒄螆袇蒞蒃薅蠆芁蒂蚈羅膇蒁螀螈肅蒀蒀羃罿葿薂螆羋蕿蚄羂膄薈螇螄肀薇蒆羀肆薆蠆螃莄薅螁肈芀薄袃?cè)h薃薃肆肂膀蚅衿羈艿螇肅芇羋蕆袈膃芇蕿肅腿芆螂羆肅芆襖蝿莄芅薄羄芀芄蚆螇膆芃螈羂肂莂蒈螅羈莁薀羈芆莁蚃螄節(jié)莀裊聿膈荿薅袂肄莈蚇肇羀莇蝿袀艿莆葿肆膅蒅薁袈肁