數字鬧鐘系統(tǒng)eda課程設計

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數：21 大小：315.00KB 人氣指數：12 舉報 版權申訴

已閱讀1頁，還剩20頁未讀，繼續(xù)免費閱讀

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、　　課程設計報告書　　所屬課程名稱《EDA技術及應用》課程設計 　　題目　　數字鬧鐘系統(tǒng)設計　　　　　　　　　　　 　　分院　　　　 <p

2、>　　專業(yè)班級 15級電信1班 　　學　　號　　　　　　　 　　學生姓名　　　　　　　 　　指導教師　　 &l

3、t;/p>　　20 18 年 1 月 8 日 　　課程設計（論文）任務書　　一、課程設計（論文）題目數字鬧鐘系統(tǒng)設計 　　二、課程設計（論文）工作：自 2018 年1 月 8 日

4、起至 2018 年 1 月 10 日止。　　三、課程設計（論文）的內容要求：　　設計一個24小時制的數字鬧鐘，該數字鬧鐘包括幾個組成部分：　　（1）顯示屏：由7段數碼管組成；　　（2）YES（確認）鍵：用于輸入新的時間或新的鬧鐘時間；&

5、lt;p>　　（3）TIME（時間）鍵；用于確定新的時間設置；　?。?）ALARM（鬧鐘）鍵：用于確定新的鬧鐘時間設置或顯示已設置的鬧鐘時間；　?。?）揚聲器：在當前時鐘時間與鬧鐘時間相同時，發(fā)出蜂鳴聲； 　　目　錄　　課程設計

6、內容及要求...................................　　程序設計目的..........................................　　程序實現思路..........................................　　程序清單（或正文）......

7、............................　　課程設計心得..........................................　　參考文獻（資料）.....................................　　程序設計目的</

8、p>　　隨著EDA技術的發(fā)展和應用領域的擴大與深入，EDA技術在電子信息、通信、自動控制及計算機應用領域的重要性日益突出。EDA技術就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言VHDL為系統(tǒng)邏輯描述手段完成的設計文件，自動地完成邏輯優(yōu)化和仿真測試，直至實現既定的電子線路系統(tǒng)功能。本課設基于VHDL硬件描述語言并選用合適的可編程邏輯器件設計一個24小時制的數字鬧鐘的思路和技巧。在max+p

9、lus2開發(fā)環(huán)境中編譯和仿真了所設計的程序，并逐一調試驗證程序的運行狀況。仿真和驗證的結果表明，該設計方法切實可行，該數字鬧鐘可以實現調時定時鬧鐘功能具有一定的實際應用性。　　第3章程序實現思路　　根據該數字鬧鐘的設計要求，可得到其外部端口如圖。　　各個輸入/輸出端口的作用如下：<

10、p>　　1）CLK為外部時鐘信號，RESET為復位信號。　　2）當YES為高電平，表示用戶選擇了某個與置數字。　　3）當TIME_BUTTON為高電平時，表示用戶按下TIME鍵。　　(5)SEG7是數據動態(tài)掃描顯示的公共七段數碼顯示管驅動端;LEDW是數碼管的位選擇端,它經過外接的3-8譯碼器譯碼后接數碼

11、管的公共端COM(6) SOUND ALARM用于控制揚聲器發(fā)聲,當 SOUND ALARM=1時,揚聲器發(fā)出蜂鳴,表示到了設定的鬧鐘時間。根據系統(tǒng)的設計要求,整個系統(tǒng)可分為鬧鐘控制器、預置寄存器、分頻電路、時間計數器、鬧鐘寄存器、顯示驅動控制器等6個模塊,各個模塊的作用介紹如下(1)鬧鐘控制器( CONTROL):它是整個系統(tǒng)正常有序工作的核心,按設計要求產生相應的控制邏輯

12、,控制其他各部分的協(xié)調工作。(2)預置寄存器( KEYBUFFER):這時一個預置數字產生器和移位寄存器的結合體。通過對YES進行操作,選擇欲輸入的數字;暫存用戶輸入的數字,并且用戶每輸入一個數字,暫存數字移位一次,實現用戶輸入的數字在顯示器上從右到左的依次顯示(3)分頻電路( DIVIDER):將較高速的外部時鐘頻率分頻成每秒一次的時鐘頻率,以便進行時鐘計數(4)時間計數器( OUNTER):

13、這實際上是一個異步復位、異步置數的累加器,通常情況下進行時鐘累加計數,必　　第4章程序清單或正文　　1）程序包P_ALARM：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　PAC

14、KAGE P_ALARM IS　　SUBTYPE T_DIGITAL IS INTEGER RANGE 0 TO 9;　　SUBTYPE T_SHORT IS INTEGER RANGE 0 TO 65535;　　TYPE T_CLOCK_TIME IS ARRAY (5 DOWNTO 0) OF T_DIGIT

15、AL;　　TYPE T_DISPLAY IS ARRAY (5 DOWNTO 0) OF T_DIGITAL;　　END PACKAGE P_ALARM;　　2）鬧鐘控制器外部端口（程序及圖）：　　LIBRARY IEEE;　　U

16、SE IEEE.STD_LOGIC_1164.ALL;　　USE WORK.P_ALARM.ALL;　　ENTITY CONTROL IS　　PORT ( KEY: IN STD_LOGIC;　　ALARM_BUTTON:IN STD_LOGIC;

17、　　TIME_BUTTON:IN STD_LOGIC;　　CLK:IN STD_LOGIC;　　RESET:IN STD_LOGIC;　　LOAD_NEW_A:OUT STD_LOGIC;　　LOAD_NEW_C:OUT STD_LOGIC;</p

18、>　　SHOW_NEW_TIME:OUT STD_LOGIC;　　SHOW_A:OUT STD_LOGIC);　　END ENTITY CONTROL;　　ARCHITECTURE BEHAVE OF CONTROL IS　　TYPE T_ST

19、ATE IS(S0,S1,S2,S3,S4) ;　　CONSTANT KEY_TIMEOUT:T_SHORT:=500;　　CONSTANT SHOW_ALARM_TIMEOUT:T_SHORT:=500;　　SIGNAL CURR_STATE:T_STATE;　　SIG

20、NAL NEXT_STATE:T_STATE;　　SIGNAL COUNTER_K:T_SHORT;　　SIGNAL ENABLE_COUNT_K:STD_LOGIC;　　SIGNAL COUNT_K_END:STD_LOGIC ;　　SIGNAL COUNTER_A:T

21、_SHORT;　　SIGNAL ENABLE_COUNT_A:STD_LOGIC ;　　SIGNAL COUNT_A_END:STD_LOGIC;　　BEGIN　　PROCESS(CLK,RESET) IS&l

22、t;p>　　BEGIN　　IF RESET ='1' THEN　　CURR_STATE<= S0;　　ELSIF RISING_EDGE(CLK) THEN　　CURR_STATE<= NEXT_ST

23、ATE;　　END IF;　　END PROCESS;　　PROCESS (KEY,ALARM_BUTTON,TIME_BUTTON,CURR_STATE,　　COUNT_A_END,COUNT_K_END )

24、　　BEGIN　　NEXT_STATE<=CURR_STATE;　　LOAD_NEW_A<='0';　　LOAD_NEW_C<='0';　　SHOW_A <=&

25、#39;0';　　SHOW_NEW_TIME<='0';　　ENABLE_COUNT_K<='0';　　ENABLE_COUNT_A <='0';　　CASE CURR_STATE IS</p

26、>　　WHEN S0=>IF (KEY='0') THEN　　NEXT_STATE<= S1;　　SHOW_NEW_TIME<='1';　　ELSIF (ALARM_BUTTON='1') THEN

27、　　NEXT_STATE<= S4;　　SHOW_A<='1';　　ELSE　　NEXT_STATE<= S0;　　END IF;</p

28、>　　WHEN S1=>IF(KEY='1') THEN　　NEXT_STATE<= S1;　　ELSIF (ALARM_BUTTON ='1') THEN　　NEXT_STATE<= S2;

29、　LOAD_NEW_A<='1';　　ELSIF (TIME_BUTTON ='1') THEN　　NEXT_STATE<= S3;　　LOAD_NEW_C <='1';　　ELSE<

30、;/b>　　IF (COUNT_K_END='1') THEN　　NEXT_STATE<= S0;　　ELSE　　NEXT_STATE<= S1;<b&

31、gt;　　END IF ;　　ENABLE_COUNT_K<='1';　　END IF ;　　SHOW_NEW_TIME<='1';　　WHEN S2=>IF (A

32、LARM_BUTTON ='1') THEN　　NEXT_STATE<=S2;　　LOAD_NEW_A <='1';　　ELSE　　NEXT_STATE<= S0;

33、　　END IF ;　　WHEN S3 =>IF (TIME_BUTTON ='1') THEN　　NEXT_STATE<=S3;　　LOAD_NEW_C<='1';<p&g

34、t;　　ELSE　　NEXT_STATE<= S0;　　END IF;　　WHEN S4=>IF(KEY='1') THEN　　NEXT_STATE<= S1;&

35、lt;/p>　　ELSE　　NEXT_STATE<=S4;　　IF (COUNT_A_END ='1') THEN　　NEXT_STATE<= S0;　　ELS

36、E　　NEXT_STATE<= S4;　　SHOW_A<='1';　　END IF ;　　ENABLE_COUNT_A <='1';<

37、p>　　END IF;　　WHEN OTHERS=>NULL;　　END CASE;　　END PROCESS;　　COUNT_KEY:PROCESS(ENABLE_COUNT_K,C

38、LK) IS　　BEGIN　　IF (ENABLE_COUNT_K ='0') THEN　　COUNTER_K<=0;　　COUNT_K_END<='0';<p

39、>　　ELSIF (RISING_EDGE(CLK)) THEN　　IF (COUNTER_K >=KEY_TIMEOUT) THEN　　COUNT_K_END<='1';　　ELSE　　COUNTE

40、R_K<=COUNTER_K + 1;　　END IF;　　END IF;　　END PROCESS;　　COUNT_ALARM:PROCESS(ENABLE_COUNT_A,CLK) IS

41、　　BEGIN　　IF (ENABLE_COUNT_A ='0') THEN　　COUNTER_A<=0;　　COUNT_A_END<='0';

42、ELSIF RISING_EDGE(CLK) THEN　　IF( COUNTER_A>=SHOW_ALARM_TIMEOUT) THEN　　COUNT_A_END<='1';　　ELSE　　COUNTER_

43、A<= COUNTER_A + 1;　　END IF;　　END IF;　　END PROCESS;　　END ARCHITECTURE BEHAVE;<p&g

44、t;　　3）預設寄存器（程序及圖）：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL ;　　USE WORK.P_ALARM.ALL ;&l

45、t;p>　　ENTITY KEYBUFFER IS　　PORT (KEY:IN STD_LOGIC;　　CLK:IN STD_LOGIC;　　RESET:IN STD_LOGIC;　　KEYNUM:OUT STD_LOGIC_VECTOR(3 DOWNTO 0 );

46、　　NEW_TIME:OUT T_CLOCK_TIME);　　END ENTITY KEYBUFFER;　　ARCHITECTURE BEHAVE OF KEYBUFFER IS　　SIGNAL N_T:T_CLOCK_TIME;

47、　　SIGNAL CNT:STD_LOGIC_VECTOR(3 DOWNTO 0);　　SIGNAL TEMP:T_DIGITAL;　　BEGIN　　PROCESS (CLK) IS　　BEGIN

48、　　IF (CLK'EVENT AND CLK = '1') THEN　　IF CNT =9 THEN　　CNT <= "0000" ;　　ELSE<p&

49、gt;　　CNT<= CNT+'1';　　END IF;　　END IF;　　TEMP<= CONV_INTEGER(CNT);　　KEYNUM <= CNT;&

50、lt;/p>　　END PROCESS;　　SHIFT:PROCESS(RESET,KEY) IS　　BEGIN　　IF (RESET ='1') THEN　　N_T(5)<= 0;&

51、lt;/p>　　N_T(4)<= 0;　　N_T(3)<= 0;　　N_T(2)<= 0;　　N_T(1)<= 0;　　N_T(0)<= 0;　　ELSIF (KEY

52、9;EVENT AND KEY='1') THEN　　FOR I IN 5 DOWNTO 1 LOOP　　N_T(I)<= N_T(I-1);　　END LOOP;　　N_T(0)<= TEMP;</

53、p>　　END IF;　　END PROCESS;　　NEW_TIME<= N_T;　　END ARCHITECTURE BEHAVE;　　4）鬧鐘寄存器（程序及圖）：<

54、p>　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE WORK.P_ALARM.ALL;　　ENTITY REG IS　　PORT (NEW_ALARM_TIME:IN T_CLOCK_TIME;

55、;　　LOAD_NEW_A:IN STD_LOGIC;　　CLK:IN STD_LOGIC;　　RESET:IN STD_LOGIC;　　ALARM_TIME:OUT T_CLOCK_TIME);　　END ENTITY REG;

56、　　ARCHITECTURE BEHAVE OF REG IS　　BEGIN　　PROCESS (CLK,RESET) IS　　BEGIN　　IF RESET='1&

57、#39; THEN　　ALARM_TIME(0)<=0;　　ALARM_TIME(1)<= 0;　　ALARM_TIME(2)<= 0;　　ALARM_TIME(3)<= 0;　　ALARM_TIME(4)

58、<= 0;　　ALARM_TIME(5)<= 0;　　ELSE　　IF RISING_EDGE(CLK) THEN　　IF LOAD_NEW_A ='1' THEN

59、　　ALARM_TIME<= NEW_ALARM_TIME;　　END IF;　　END IF;　　END IF;　　END PROCESS;</

60、p>　　END ARCHITECTURE BEHAVE;　　5）分頻器（程序及圖）：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE WORK.P_ALARM.ALL;

61、　　ENTITY DIVIDER IS　　PORT(CLK_IN: IN STD_LOGIC;　　RESET: IN STD_LOGIC;　　CLK_OUT: OUT STD_LOGIC);　　END ENTITY DIVIDER;

62、　　ARCHITECTURE BEHAVE OF DIVIDER IS　　CONSTANT DIVIDE_PERIOD: T_SHORT:=6000;　　BEGIN　　PROCESS(CLK_IN,RESET) IS

63、;　　VARIABLE CNT: T_SHORT;　　BEGIN　　IF (RESET='1') THEN　　CNT:=0;　　CLK_OUT<='0';&l

64、t;/p>　　ELSIF RISING_EDGE(CLK_IN) THEN　　IF (CNT<=(DIVIDE_PERIOD/2)) THEN　　CLK_OUT<='1';　　CNT:=CNT+1;　　ELSIF (

65、CNT<(DIVIDE_PERIOD-1)) THEN　　CLK_OUT<='0';　　CNT:=CNT+1;　　ELSE　　CNT:=0;&l

66、t;p>　　END IF;　　END IF;　　END PROCESS;　　END ARCHITECTURE BEHAVE;　　6）時間計數器（程序及圖）：<p

67、>　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE WORK.P_ALARM.ALL;　　ENTITY COUNTER IS　　PORT (NEW_CURRENT_TIME:IN T_CLOCK_TIME;<

68、/p>　　LOAD_NEW_C,CLK,RESET:IN STD_LOGIC;　　CURRENT_TIME:OUT T_CLOCK_TIME );　　END ENTITY COUNTER;　　ARCHITECTURE BEHAVE OF COUNTER IS&l

69、t;p>　　SIGNAL I_CURRENT_TIME:T_CLOCK_TIME;　　BEGIN　　PROCESS(CLK,RESET,LOAD_NEW_C) IS　　VARIABLE C_T:T_CLOCK_TIME;<

70、b>　　BEGIN　　IF RISING_EDGE(CLK) THEN　　IF RESET ='1' THEN　　I_CURRENT_TIME(5)<= 0;　　I_CURRENT_TIME(4)<= 0;</p

71、>　　I_CURRENT_TIME(3)<= 0;　　I_CURRENT_TIME(2)<= 0;　　I_CURRENT_TIME(1)<= 0;　　I_CURRENT_TIME(0)<= 0;　　ELSIF LOAD_

72、NEW_C ='1' THEN　　I_CURRENT_TIME<= NEW_CURRENT_TIME;　　ELSE　　C_T:= I_CURRENT_TIME;　　IF C_T(0)<9 THEN</

73、p>　　C_T(0):= C_T(0)+1;　　ELSE　　C_T(0):= 0;　　IF C_T(1)<5 THEN　　C_T(1):= C_T(1)+1 ;

74、;　　ELSE　　C_T (1):= 0;　　IF C_T(2)<9 THEN　　C_T(2):=C_T(2)+1;　　ELSE　　C_T(2):=

75、 0 ;　　IF C_T(3)<5 THEN　　C_T(3):= C_T(3)-1;　　ELSE　　C_T(3):=0;　　IF C_T(5)<2 THEN

76、　　IF C_T(4)<9 THEN　　C_T(4):= C_T(4)+1 ;　　ELSE　　C_T(4):= 0 ;　　C_T(5):=C_T(5)+1;<b&

77、gt;　　END IF;　　ELSE　　IF C_T(4)<3 THEN　　C_T(4):=C_T(4)+1;　　ELSE　　C

78、_T(4):= 0;　　C_T(5):=0;　　END IF;　　END IF;　　END IF;

79、　　END IF;　　END IF;　　I_CURRENT_TIME<=C_T;　　END IF;　　I_CURRENT_TIME<=C_T;

80、　　END IF;　　END IF;　　END PROCESS;　　CURRENT_TIME<=I_CURRENT_TIME;　　END ARCHITECTURE BEH

81、AVE;　　7）顯示驅動（程序及圖）：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_ARITH.ALL;　　USE IEEE.STD_LOGIC

82、_UNSIGNED.ALL;　　USE WORK.P_ALARM.ALL;　　ENTITY DRIVER IS　　PORT (KEYNUM:IN STD_LOGIC_VECTOR(3 DOWNTO 0);　　CLK:IN STD_LOGIC;<

83、;p>　　ALARM_TIME:IN T_CLOCK_TIME ;　　CURRENT_TIME:IN T_CLOCK_TIME;　　NEW_TIME:IN T_CLOCK_TIME;　　SHOW_NEW_TIME:IN STD_LOGIC;　　SHOW_A:IN S

84、TD_LOGIC;　　SOUND_ALARM:OUT STD_LOGIC;　　LEDW:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);　　SEG7:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));　　END ENTITY DRIVE

85、R;　　ARCHITECTURE BEHAVE OF DRIVER IS　　SIGNAL DISPLAY_TIME:T_CLOCK_TIME;　　SIGNAL TEMP:INTEGER RANGE 0 TO 9;　　SIGNAL CNT:STD_LOGIC_VECTOR(

86、2 DOWNTO 0);　　BEGIN　　PROCESS (ALARM_TIME,CURRENT_TIME,SHOW_A,SHOW_NEW_TIME) IS　　BEGIN　　SOUND_LP:FO

87、R I IN ALARM_TIME'RANGE LOOP　　IF NOT(ALARM_TIME(I)= CURRENT_TIME(I)) THEN　　SOUND_ALARM <='0';　　ELSE　　S

88、OUND_ALARM <='1';　　END IF;　　END LOOP SOUND_LP;　　IF SHOW_NEW_TIME ='1' THEN　　DISPLAY_TIME<=NEW_T

89、IME;　　ELSIF SHOW_A='1' THEN　　DISPLAY_TIME<=ALARM_TIME;　　ELSIF SHOW_A='0' THEN　　DISPLAY_TIME<=CURRENT_TIME;</p&g

90、t;　　END IF;　　END PROCESS;　　PROCESS (CLK) IS　　BEGIN　　IF CLK'EVENT AND CLK ='1

91、9; THEN　　IF CNT="111" THEN　　CNT<="000";　　ELSE　　CNT<= CNT+'1';&

92、lt;b>　　END IF ;　　END IF; 　　END PROCESS;　　LEDW<= CNT;　　PROCESS(CNT)　　BEG

93、IN　　CASE CNT IS　　WHEN "000"=>TEMP<=DISPLAY_TIME(0);　　WHEN "001"=>TEMP<=DISPLAY_TIME(1);　　WHEN

94、"010"=>TEMP<=DISPLAY_TIME(2);　　WHEN "011"=>TEMP<=DISPLAY_TIME(3);　　WHEN "100"=>TEMP<=DISPLAY_TIME(4);　　WHEN &

95、quot;101"=>TEMP<=DISPLAY_TIME(5);　　WHEN "111"=>TEMP<=CONV_INTEGER (KEYNUM);　　WHEN OTHERS =>TEMP<= 0;　　END CASE;<

96、/b>　　CASE TEMP IS　　WHEN 0=>SEG7<="00111111";　　WHEN 1=>SEG7<="00000110";　　WHEN 2=>SEG7<="01

97、011011";　　WHEN 3=>SEG7<="01001111";　　WHEN 4=>SEG7<="01100110";　　WHEN 5=>SEG7<="01101101";<

98、;p>　　WHEN 6=>SEG7<="01111101";　　WHEN 7=>SEG7<="00000111";　　WHEN 8=>SEG7<="01111111";　　WHEN 9=>SEG7<=

99、"01101111";　　WHEN OTHERS=>SEG7<="00111111";　　END CASE;　　END PROCESS;　　9）鬧鐘系統(tǒng)頂層原理圖

100、　　第5章　課程設計心得　　通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現了自己的不足之處，對以前所學過的知識

眾賞文庫> 全部分類> 畢業(yè)設計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

數字鬧鐘系統(tǒng)eda課程設計

文檔簡介

溫馨提示

最新文檔

評論

數字鬧鐘系統(tǒng)eda課程設計

文檔簡介

溫馨提示

最新文檔

評論

免費下載