數(shù)字邏輯課程設(shè)計---全加器的多位加法器電路系統(tǒng)

1、<p><b>　　數(shù)字課程設(shè)計論文</b></p><p>　　一個全加器的多位加法器電路系統(tǒng)</p><p><b>　　主負責成員：</b></p><p><b>　　組隊成員：</b></p><p><b>　　所在系：</b><

2、;/p><p><b>　　年級專業(yè)： </b></p><p><b>　　指導(dǎo)老師：</b></p><p>　　2011年 6 月15日</p><p><b>　　摘 要</b></p><p>　　隨著科技的日益發(fā)展，電子技術(shù)領(lǐng)域的發(fā)展有了很大

3、的跨越。加法器在人們的生活中得到了廣泛的運用，尤其在計算機方面的內(nèi)部硬件中更是必不可缺。我們可以使用多位加法器來實現(xiàn)多位二進制數(shù)加法的運算，這樣，我們就實現(xiàn)了計算機里面二進制數(shù)碼的計算的一小部分。為了能檢驗這樣的效果，我們設(shè)計只用一個全加器實現(xiàn)多位二進制數(shù)相加的電路系統(tǒng)。在該設(shè)計中，我們主要針對兩個四位二進制數(shù)相加而出發(fā)，該設(shè)計采用了雙移位寄存器74LS194芯片為整個設(shè)計的核心，這樣就達到了兩個一位二進制數(shù)可以實現(xiàn)兩個四位二進制數(shù)的相

4、加。</p><p>　　該設(shè)計的思想是：將74LS283這種四位二進制數(shù)超前進位加法器的A3A2A1三個運算輸入端都連接到5V的電源，以及B3B2B1三個運算輸入端都連接地，這樣就可以實現(xiàn)兩個一位二進制數(shù)的相加。再借助兩個雙移位寄存器74LS194分別對74LS283加法器中的A和B兩個輸入的二進制數(shù)（1或0）的移位。為了解決兩個二進制數(shù)相加中出現(xiàn)的進位問題，我們在該電路中添加了一個74LS74的觸發(fā)器來對兩個

5、二進制數(shù)的進位的保存和輸出。以上的設(shè)計思路可以通過加法器、移位寄存器以及觸發(fā)器來幫助我們實現(xiàn)四位二進制的加法。最后，我們可以借助5個二極管來顯示我們要設(shè)計的效果。</p><p>　　整個硬件實物完成后可以通過電路箱進行供電，使用方便；顯示的效果相對較小，操作簡單。只要手動控制A和B的輸入、點動移位開關(guān)以及脈沖開關(guān)就可以看到效果。</p><p>　　關(guān)鍵詞：74LS283超前進位加法器

6、 雙移位寄存器74LS194 </p><p>　　74LS74觸發(fā)器 四位二進制的加</p><p><b>　　目 錄</b></p><p>　　1、前言··············

7、83;··························4</p><p>　　2、測量范圍·····&

8、#183;·······························4</p><p>　　3、方案設(shè)

9、計····································

10、83;4</p><p>　　3.1 方案設(shè)計簡圖····························4</p>&l

11、t;p>　　3.2系統(tǒng)硬件各部分介紹組成···················5</p><p>　　3.2.1．74LS194寄存器介紹·······

12、;··············5</p><p>　　3.2.2. 74LS74觸發(fā)器介紹···············

13、83;·······7</p><p>　　3.2.3.74LS283加法器介紹······················1

14、2</p><p>　　4、電路箱上的電路設(shè)計···························16</p><p>

15、　　4.1設(shè)計思想·······························16</p><p>　　

16、4.2原理圖設(shè)計·······························18</p><p>　　5

17、、 Multisim軟件上的仿真······················19</p><p>　　6、實驗及調(diào)試······

18、3;··························19</p><p>　　6.1、硬件實物·····

19、;·························19</p><p>　　6.2 硬件實物說明與使用說明·····

20、;·············20</p><p>　　6.2.1硬件實物說明·················

21、83;········20</p><p>　　6.2.2 使用說明······················&#

22、183;·······21</p><p>　　7、操作結(jié)果評價·······················

23、83;······21</p><p>　　8、結(jié)束語·························&

24、#183;········22</p><p><b>　　1、前言</b></p><p>　　通過采用移位寄存器對一位二進制數(shù)的加法器移位來實現(xiàn)四位二進制數(shù)的加法器，它可以幫助我們實現(xiàn)兩個四位二進制數(shù)的相加。該電路可以讓我們更進一步的了解二進制數(shù)相加后的結(jié)果。</p>&

25、lt;p><b>　　2、測量范圍</b></p><p>　　1）使用5V直流電源供電。</p><p><b>　　2）電阻50Ω。</b></p><p><b>　　3、方案設(shè)計</b></p><p>　　3.1 方案設(shè)計簡圖</p><p&

26、gt;　　3.2系統(tǒng)硬件各部分介紹組成</p><p>　　3.2.1．74LS194寄存器介紹</p><p><b>　　1、芯片工作原理</b></p><p>　　有移位邏輯功能的寄存器稱為移位寄存器。移位功能是每位觸發(fā)器的輸出與下一級觸發(fā)器的輸入相連而形成的。它可以起到多方面的作用,可以存貯或延遲輸入/輸出信息,也可以用來把串行的二進

27、制數(shù)轉(zhuǎn)換為并行的二進制數(shù)（串并轉(zhuǎn)換）或者相反（并串轉(zhuǎn)換）。在計算機電路中還應(yīng)用移位寄存器來實現(xiàn)二進制的乘2和除2功能。</p><p>　　CP脈沖的輸入（上升沿起作用）作為同步移位脈沖,數(shù)據(jù)（碼）的移位操作由“左移控制”端控制,數(shù)碼是從串行輸入端輸入,輸出可以是串行輸出或并行輸出。移位寄存器在應(yīng)用中需要左移、右移、保持、并行輸入輸出或串行輸入輸出等多種功能。它的管腳排列見圖40,邏輯功能見表19</p&g

28、t;<p>　　2、74LS194具有如下功能：</p><p>　　（1）清除：當CR= 0時,不管其它輸入為何狀態(tài),輸出為全0狀態(tài)。</p><p>　?。?）保持：CP = 0,CR = 1時,其它輸入為任意狀態(tài),輸出狀態(tài)保持。或者CR = 1,M1、M0均為0,其它輸入為任意狀態(tài),輸出狀態(tài)也將保持。</p><p>　?。?）置數(shù)（送數(shù)）：CR

29、= 1,M1 = M0 = 1,在CP脈沖上升沿時,將數(shù)據(jù)輸入端數(shù)據(jù)D0、D1、D2、D3置入Q0、Q1、Q2、Q3中并寄存。</p><p>　?。?）右移：CR= 1,M1 = 0,M0= 1,在CP脈沖上升沿時,實現(xiàn)右移操作,此時若DSR= 0,則0向Q0移位,若DSR= 1,則1向Q0移位。</p><p>　?。?）左移：CR= 1,M1= 1,M0= 0,在CP脈沖上升沿時,實

30、現(xiàn)左移功能。此時若DSL= 0,則把0向Q3移位,若DSL= 1,則把1向Q3移位。</p><p><b>　　3、內(nèi)部結(jié)構(gòu)圖如：</b></p><p><b>　　4、芯片實物圖：</b></p><p>　　5、Multisim軟件上的電路圖：</p><p>　　3.2.2. 74LS74

31、觸發(fā)器介紹</p><p>　　1、74LS74觸發(fā)器內(nèi)部結(jié)構(gòu)</p><p>　　在TTL電路中，比較典型的d觸發(fā)器電路有74ls74。74ls74是一個邊沿觸發(fā)器數(shù)字電路器件，每個器件中包含兩個相同的、相互獨立的邊沿觸發(fā)d觸發(fā)器電路。</p><p>　　2、工作原理: SD 和RD 接至基本RS 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當SD=0

32、且RD=1時,不論輸入端D為何種狀態(tài)，都會使Q=1，Q=0，即觸發(fā)器置1；當SD=1且RD=0時，觸發(fā)器的狀態(tài)為0,SD和RD通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平，不影響電路的工作。工作過程如下： 1.CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5=D。 2.當CP由0變1時觸發(fā)器翻轉(zhuǎn)。這

33、時G3和G4打開，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發(fā)器的邏輯功能可知，Q=D。 3.觸發(fā)器翻轉(zhuǎn)后，在CP=1時輸入信號被封鎖。這是因為G3和G4打開后，它們的輸出Q3和Q4的狀態(tài)是互補的,即必定有一個是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反饋線

34、稱為置0維持</p><p>　　3、.特征方程 Qn+1=D 4、狀態(tài)轉(zhuǎn)移圖 </p><p>　　5脈沖特性: 1）.建立時間:由圖7.8.4維持阻塞觸發(fā)器的電路可見,由于CP信號是加到門G3和G4上的,因而在CP上升沿到達之前門G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來。輸入信號到達D端以后，要經(jīng)過一級門電路的傳輸延遲時間G5的輸出狀態(tài)才能建立起來,而G6的輸出狀態(tài)需要經(jīng)過兩級門電

35、路的傳輸延遲時間才能建立,因此D端的輸入信號必須先于CP的上升沿到達，而且建立時間應(yīng)滿足： test≥2tpd。 2）.保持時間：由圖7.8.4可知，為實現(xiàn)邊沿觸發(fā),應(yīng)保證CP=1期間門G6的輸出狀態(tài)不變,不受D端狀態(tài)變化的影響。為此，在D=0的情況下，當CP上升沿到達以后還要等門G4輸出的低電平返回到門G6的輸入端以后,D端的低電平才允許改變。因此輸入低電平信號的保持時間為tHL≥tpd。在 D=1的情況下，由于CP上升沿到達后G3

36、的輸出將G4封鎖，所以不要求輸入信號繼續(xù)保持不變,故輸入高電平信號的保持時間tHH=0。 3）.傳輸延遲時間：由圖7.8.3不難推算出，從CP上升沿到達時開始計算,輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時間tPHL和由低電平變?yōu)楦唠娖降膫鬏斞舆t時間tPLH分別是:tPHL=3</p><p>　　4）.最高時鐘頻率：為保證由門G1～G4組成的同步RS觸發(fā)器能可靠地翻轉(zhuǎn)，CP高電平的持續(xù)時間應(yīng)大于 tPHL,所以時鐘信

37、號高電平的寬度twl應(yīng)大于tPHL。而為了在下一個CP上升沿到達之前確保門G5和G6新的輸出 電平得以穩(wěn)定地建立，CP低電平的持續(xù)時間不應(yīng)小于門G4的傳輸延遲時間和test之和，即時鐘信號低電平的寬度tWL≥stetted，因此得到: </p><p>　　最后說明一點，在實際集成觸發(fā)器中，每個門傳輸時間是不同的，并且作了不同形式的簡化，因此上面討論的結(jié)果只是一些定性的物理概念。其真實參數(shù)由實驗測定。</p

38、><p>　　通過圖7.8.5中的邏輯符號和D觸發(fā)器74HC74的邏輯功能表我們可以看出，HC74是帶有預(yù)置、清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器。 </p><p><b>　　6、芯片引腳圖：</b></p><p>　　3.2.3.74LS283加法器介紹</p><p><b>　　1、內(nèi)部原理：</b

39、></p><p>　　由于串行進位加法器的速度受到進位信號的限制，人們又設(shè)計了一種多位數(shù)超前進位加法邏輯電路，使每位的進位只由加數(shù)和被加數(shù)決定，而與低位的進位無關(guān)?，F(xiàn)在介紹超前進位的概念?！　∮扇悠鞯恼嬷当砜傻肧i和Ci的邏輯表達式：</p><p>　　定義兩個中間變量Gi和Pi：</p><p>　　當Ai＝Bi＝1時，Gi＝1，由Ci的表達式可得C

40、i＝1，即產(chǎn)生進位，所以Gi稱為產(chǎn)生量變 。若Pi＝1，則Ai·Bi＝0，Ci＝Ci-1，即Pi＝1時，低位的進位能傳送到高位的進位輸出端，故Pi稱為傳輸變量，這兩個變量都與進位信號無關(guān)。</p><p>　　將Gi和Pi代入Si和Ci得：　　進而可得各位進位信號的羅輯表達如下：</p><p>　　由上式可知，因為進位信號只與變量Gi、Pi和 C-1有關(guān)，而C-1是向最低位

41、的進位信號，其值為0，所以各位的進位信號都只與兩個加數(shù)有關(guān)，它們是可以并行產(chǎn)生的。根據(jù)超前進位概念構(gòu)成的集成４位加法器74LS283的邏輯圖如下所示。</p><p><b>　　2、引腳端介紹</b></p><p>　　1）74LS283可進行兩個4 位二進制數(shù)的加法運算，每位有和輸出Σ1~Σ4，進位由第四位得到C4.</p><p>&l

42、t;b>　　2）引出端符號:</b></p><p>　　A1–A4 運算輸入端</p><p>　　B1–B4 運算輸入端</p><p><b>　　C0 進位輸入端</b></p><p>　　Σ1–Σ4 和輸出端</p><p><b>　　C4 進位輸出端&l

43、t;/b></p><p><b>　　3、實物圖</b></p><p>　　4、電路箱上的電路設(shè)計</p><p><b>　　4.1設(shè)計思想</b></p><p>　　要想用一位加法器實現(xiàn)四位加法器需要用到移位寄存器74LS194兩個芯片、一塊加法器74LS283芯片、D觸發(fā)器74LS

44、74芯片。在電路板實現(xiàn)四位加法器之前，我們在電路箱演練后對整個電路設(shè)計有了以下的分析結(jié)果。</p><p>　?。ㄒ唬┻B接上的電路分析：</p><p>　　1、74LS283是四位加法器。在接上電源和接好地之后，我們將芯片上B1、B2、B3接地（GND），和A1、A2、A3接5V的電源。將A0和B0分別接在兩個74LS283的Q0上的接口。S0接在A0所接的74LS194的芯片的DSR上

45、。C3接口接在D觸發(fā)器的D1接口上。C0-1接在D觸發(fā)器的Q1的接口上。通過以上的操作后，可以用四位加法器來實現(xiàn)一位加法器的運算。</p><p>　　2、準備了移位寄存器74LS194兩個芯片做實驗。一個充當A3A2A1A0四位二進制數(shù)的輸入并設(shè)置四個按鈕開關(guān)，另外一個充當B3B2B1B0四位二進制數(shù)的輸入并設(shè)置四個按鈕開關(guān)。在兩個芯片的CR處接上按鈕開關(guān)。通過將D 觸發(fā)器的S0連接到代表A3A2A1A0 的移

46、位寄存器的DSR實現(xiàn)加數(shù)的移位。而B3B2B1B0的移位寄存器的DSR 接地。然后，將D觸發(fā)器的CP和兩個移位寄存器的CP都設(shè)置在同一個點動按鈕開關(guān)。將兩個移位寄存器的S1設(shè)置一個按鈕開關(guān)和兩個移位寄存器的S0設(shè)置一個按鈕開關(guān)。代表A3A2A1A0 的移位寄存器上Q0Q1Q2Q3分別接在二極管上（順序是從左至右），在最左邊的二極管連接D觸發(fā)器的Q0上。</p><p>　　3、在D觸發(fā)器74LS74芯片上的SD接

47、上+5V電源，RD接在一個按鈕開關(guān)上。</p><p>　　4、74LS283芯片、74LS194兩個芯片和D觸發(fā)器74LS74芯片都要在規(guī)定的位置連接+5V的電源和接地。 </p><p>　?。ǘ┎僮魃系姆治觯?lt;/p><p>　　在連接好電路線之后，我們將電源打開。首先，將CR連接的按鈕開關(guān)按0（綠燈的顯示），這樣起到74LS194兩個芯片的置0，之后 &l

48、t;/p><p>　　D觸發(fā)器74LS74芯片上的RD非按鈕開關(guān)按0，再將S1和S0的按鈕開關(guān)都置1（紅燈的顯示）。將CR連接的按鈕開關(guān)按1，然后分別輸入八位二進制數(shù)（在A3A2A1A0 和B3B2B1B0的八個按鈕開關(guān)）。當按完一次CP點動按鈕時，將S1按鈕開關(guān)置0。然后，將D觸發(fā)器74LS74芯片上的RD非按鈕開關(guān)置1，之后連續(xù)按CP點動按鈕四次，再將S0按鈕開關(guān)置0。5個二極管處最后的顯示是兩個四位二進制數(shù)相

49、加后的二進制結(jié)果。</p><p><b>　　4.2原理圖設(shè)計</b></p><p>　　5、 Multisim軟件上的仿真</p><p>　　通過使用Multisim軟件來進一步的對加法器設(shè)計仿真的試驗，我們可以在實物上操作之前檢驗設(shè)計的可行性。</p><p>　　在Multisim軟件上要使用到LED-RED

50、 的二極管5個，并使用了有74LS194兩個、74LS283、74LS74三類元件。通過一系列的布局和連接，以及在仿真操作后運行良好。最后，達到了我們的預(yù)期效果。</p><p><b>　　6、實驗及調(diào)試 </b></p><p><b>　　6.1、硬件實物</b></p><p>　　該設(shè)計的最終硬件實物如以下圖片

51、所示：</p><p>　　圖6.1.1所示，該設(shè)計作品是加法器電路的正面全部分。</p><p>　　圖6.1.2所示，該圖是電路板上焊接的實物圖。</p><p>　　6.2 硬件實物說明與使用說明</p><p>　　6.2.1硬件實物說明</p><p>　　硬件實物中，如上圖所示：</p>&l

52、t;p>　　1號框為74LS283超前進位加法器芯片以及其下的芯片插座，二進制數(shù)的相加在這里運行；</p><p>　　2號框為74LS74D觸發(fā)器芯片以及其下的芯片插座嗎，二進制數(shù)的進位的寄存在這里運行；</p><p>　　3號框與4號框分別是寄存器A和寄存器B芯片以及它們的芯片插座，二進制數(shù)輸入的移位在這里可以運行；</p><p>　　5號框和6號框分

53、別是寄存器A和寄存器B對應(yīng)的四個開關(guān)；</p><p>　　7號框是四個地方的控制開關(guān)，1處開關(guān)是控制寄存器A、處寄存器B以及D觸發(fā)器的CP脈沖跳變，2處開關(guān)是D觸發(fā)器上RD 非 的控制開關(guān)，3處開關(guān)是寄存器A和寄存器B的m1的控制開關(guān)，4處開關(guān)是寄存器A和寄存器B的CR非的控制開關(guān)。</p><p><b>　　8號框是排阻。</b></p><

54、p>　　6.2.2 使用說明</p><p>　　1）將硬件接上電源，是電路板有電源導(dǎo)通；</p><p>　　2）將7號框的第4個開關(guān)清零，以及7號框的第2個開關(guān)清零；同時，將7號框的第3個開關(guān)置1。</p><p>　　3）將在5號框和6號框分別輸入數(shù)據(jù)（1/0）；</p><p>　　4）此時，將CP脈沖進行一個上升沿的跳變；&l

55、t;/p><p>　　5）之后，將7號框的第3個開關(guān)置0；</p><p>　　6）再進行CP脈沖4次的上升沿的跳變，便可以看到數(shù)據(jù)的移動，最后看到計算的結(jié)果。</p><p><b>　　7、操作結(jié)果評價</b></p><p>　　在硬件上操作時，偶爾會遇到一個跳變會出現(xiàn)多次移位的情況，個人覺得與焊接有一定的關(guān)系，與電路

56、板上連接的線有很大關(guān)系，有可能線與線之間有短路。具體原因仍在檢查當中，希望在交作品之前能夠解決該問題，以便演示?？傮w來說該設(shè)計得到的結(jié)果還是符合設(shè)計的初始要求的。</p><p><b>　　8、結(jié)束語</b></p><p>　　四周的數(shù)電課程設(shè)計課，讓我學(xué)會了很多，使我更加了解加法器的功能和使用方法，，同時也加深了自己對數(shù)電專業(yè)知識方面的認識。剛開始上課時，老師跟

57、我們說了這門課的要求是設(shè)計一個全加器的多位加法器電路系統(tǒng)，我聽了以后覺得很難，感覺無從下手。后來照著老師的要求，先畫一個設(shè)計草圖，考慮好用那些芯片，再分別用MMultisim軟件以自底向上層次化設(shè)計的方式設(shè)計電路的每個模塊，各模塊編譯仿真成功后，再把每個模塊連接起來，畫出電路總原理圖。在老師的帶領(lǐng)下，我經(jīng)過反復(fù)的練習，終于把一個全加器的多位加法器電路設(shè)計好。</p><p>　　由于時間倉促，經(jīng)驗不足，在試驗我們

58、的硬件時出現(xiàn)了一些問題，如電路板上有跳線的情況，在電路板焊接上，使用太多的連接線來連接，焊接的電路相對較少。但是，總體上來看還是可以計算二進制數(shù)的加法。</p><p>　　通過這四周的學(xué)習，我認識到要設(shè)計一種東西，不僅需要掌握一定的知識，耐心和細心也是必不可少的。這次課程設(shè)計，同時也加強了我們動手、思考和解決問題的能力。</p><p><b>　　參考文獻</b>

59、</p><p>　　余孟嘗 《數(shù)字電子技術(shù)基礎(chǔ)簡明教程》第三版，高等價于出版社，2006年</p><p>　　唐競新 《數(shù)字電子電路解題指南》，清華大學(xué)出版社</p><p>　　高吉祥 《模擬電子技術(shù)》 ，電子工業(yè)出版社，2004年</p><p>　　蔡杏山 《數(shù)字電路-知識與實踐課堂》，電子工業(yè)出版社，2009年</p>