物理畢業(yè)論文--dds信號源設計

1、<p><b>　　目 錄</b></p><p>　　摘 要………………………………………………………………………………………1</p><p>　　Abstract……………………………………………………………………………………1</p><p>　　1概述………………………………………………………………………………………

2、1</p><p>　　1.1 DDS技術簡介……………………………………………………………………1</p><p>　　1.2系統(tǒng)概述…………………………………………………………………………2</p><p>　　1.3主要技術及性能指標……………………………………………………………2</p><p>　　2總體設計………………………………

3、…………………………………………………2</p><p>　　2.1系統(tǒng)框圖…………………………………………………………………………2</p><p>　　2.2工作原理…………………………………………………………………………2</p><p>　　3系統(tǒng)方案論證……………………………………………………………………………3</p><p>　

4、　4系統(tǒng)所用主要器件介紹…………………………………………………………………4</p><p>　　4.1 AD9850芯片介紹………………………………………………………………4</p><p>　　4.2 AT89C51芯片簡介………………………………………………………………7</p><p>　　5硬件電路……………………………………………………………………………

5、……9</p><p>　　5.1鍵盤掃描及顯示電路模塊………………………………………………………9</p><p>　　5.2 AD9850波形產(chǎn)生電路模塊…………………………………………………10</p><p>　　6軟件設計…………………………………………………………………………………12</p><p>　　6.1程序流程……………

6、……………………………………………………………12</p><p>　　6.2鍵盤及顯示部分程序……………………………………………………………12</p><p>　　6.3 AD9850波形產(chǎn)生程序…………………………………………………………14</p><p>　　7設計的制作與調試………………………………………………………………………14</p>

7、<p>　　7.1硬件調試…………………………………………………………………………14</p><p>　　7.2 軟件調試……………………………………………………………………14</p><p>　　8結束語…………………………………………………………………………………15</p><p>　　參考文獻…………………………………………………………………

8、………………15</p><p>　　致謝………………………………………………………………………………………16</p><p>　　附錄………………………………………………………………………………………17</p><p><b>　　DDS信號源設計</b></p><p>　　摘 要：直接數(shù)字合成（DDS）是一種重

9、要的頻率合成技術，具有分辨率高、頻率變換快等優(yōu)點，在雷達及通信等領域有著廣泛的應用。本文介紹了一種直接利用DDS（直接數(shù)字頻率合成器）芯片AD9850及單片機AT89C51組成的簡單的DDS信號發(fā)生器的設計，討論了頻率和相位控制字的計算方法以及標準正弦信號、調頻信號的產(chǎn)生方法，給出了相應的硬件電路和軟件流程。</p><p>　　關鍵詞：直接數(shù)字頻率合成；AT89C51；AD9850；信號發(fā)生器</p>

10、;<p>　　Design of the Signal Source Based on DDS</p><p>　　Abstract: Direct digital synthesis is a kind of important technique on frequency synthesis. It has many advantages， such as higher frequency re

11、solution， faster frequency transform， and so on. It is widely used in radar， communication and many other fields. This paper presents the design of a simple DDS signal generator which consists of AD9850 and AT89C51.discu

12、sses the method of controlling word with frequency and phase， as well as the way of generating standard sinusoidal signal and frequency m</p><p>　　Key words: Direct digital synthesis；AT89C51；AD9850；Signal ge

13、nerator</p><p><b>　　1概述</b></p><p>　　1.1 DDS技術簡介</p><p>　　近年來，隨著頻率合成技術廣泛應用于現(xiàn)代無線電通信和電子技術的各個方面，DDS技術得到了迅猛發(fā)展。目前頻率合成主要有三種方法：（1）采用傳統(tǒng)的直接頻率合成器對模擬信號進行頻率合成，其優(yōu)點是頻率合成速度快、噪聲低；缺點是需要以

14、引入大量分頻、倍頻、混頻和濾波電路為代價，使電路復雜、體積龐大、成本高，電路調試困難。而且，這種設計方法只能實現(xiàn)標準波形的頻率合成，而對于我們所要求的對標準波形的線性疊加卻無法實現(xiàn)[1]。（2）采用鎖相環(huán)式頻率合成器對模擬信號進行頻率合成，其優(yōu)點是避免了使用大量的分頻、倍頻和濾波電路，使電路大大減化；缺點是頻率轉換時間較長，無法實現(xiàn)高精度的高頻合成；同時通過模擬手段產(chǎn)生的信號幅度、頻率等參數(shù)很不穩(wěn)定，并且電路無法實現(xiàn)對標準波形的線性疊加

15、功能[2]。（3）采用直接數(shù)字頻率合成技術（DDS）產(chǎn)生波形，其優(yōu)點是簡單可靠、控制方便，具有很高的頻率分辨率和轉換速度，非常適合快速頻率轉換技術的要求。使用了數(shù)字信號，克服了模擬信號冗余量大不易處理的缺陷，使標準波形的線性疊加過程簡化為對浮點數(shù)字的運算過程，使得通過程序現(xiàn)實標準波形的線性疊加成為可能。其缺點是輸出信號中含有大量雜散譜線</p><p>　　DDS技術可以產(chǎn)生頻率快速轉換、分辨率高、相位可控的信號

16、，使得DDS技術在電子測量、雷達系統(tǒng)、調頻通信、電子對抗等領域具有十分廣泛的應用。本設計采用AT89C51單片機控制DDS芯片AD9850，外部配以濾波器、波形變換電路，可輸出正弦信號及方波、鋸齒波，在要求不很高的場合可滿足要求。</p><p><b>　　1.2系統(tǒng)概述</b></p><p>　　該系統(tǒng)主要由硬件和軟件兩部分組成，以AT89C51單片機和可編程邏

17、輯器件AD9850為核心，在運行時，通過六位數(shù)碼顯示管直觀的顯示當前輸出的波形信號的頻率。在達到設計基本要求的基礎上，可以通過進一步擴展硬件電路和改進軟件編程提高系統(tǒng)部分性能。</p><p>　　1.3主要技術及性能指標</p><p>　?。?）實現(xiàn)正弦波、方波、鋸齒波及FM調制信號輸出，F(xiàn)M調制信號輸出頻偏在0～100KHZ；</p><p>　?。?）信號輸

18、出幅值（FM和正弦波）為200mv，其余信號輸出幅值為TTL電平；</p><p>　　（3）信號輸出阻抗：50～70Ω。</p><p><b>　　2總體設計</b></p><p><b>　　2.1系統(tǒng)框圖</b></p><p>　　系統(tǒng)由單片機AT89C51、8279芯片、數(shù)碼管、小鍵盤

19、、AD9850、低通濾波、放大電路模塊組成?？驁D如圖1所示[4]：</p><p><b>　　2.2工作原理</b></p><p>　　本文設計的DDS信號源能產(chǎn)生的頻率為 0Hz～100KHz，可控步長為 1Hz?？刂平缑鏋橐粋€簡易的4*4鍵盤和6個七段數(shù)碼管，本系統(tǒng)采用8279芯片和74LS164芯片來完成鍵盤的自動掃描和數(shù)碼管的顯示驅動。而控制中心則采用 A

20、tmel 公司的AT89C51 單片機來完成對 AD9850芯片和8279 芯片的控制。在鍵盤上輸入需要的輸出信號源頻率值，單片機將按鍵值通過程序轉化為與AD9850對應的 40bit 的控制字，并送入 AD9850 中，就可以產(chǎn)生所需要的信號源。AD9850 產(chǎn)生需要頻率的信號，再經(jīng)低通橢圓濾波，放大后就可以作為信號源使用。</p><p>　　圖1 DDS信號源的設計組成框圖</p><

21、p><b>　　3系統(tǒng)方案論證</b></p><p>　　該系統(tǒng)的硬件電路組成框圖如圖2所示[5]。</p><p>　　圖2 硬件電路主要組成框圖</p><p>　　該系統(tǒng)通過8279芯片對小鍵盤的輸入進行掃描，同時將掃描到的信號以十進制方式通過六位七段數(shù)碼管進行顯示，并將掃描到的鍵盤輸入信號輸入到單

22、 片機AT89C51，AT89C51根據(jù)接收到的控制信號對AD9850發(fā)出控制信號，控制AD9850產(chǎn)生相應頻率的正弦波，該正弦波可以直接輸出，同時如果將該正弦波在經(jīng)過橢圓濾波器后再輸入到AD9850的同相比較器，可以產(chǎn)生相應頻率的方波，該方波可以直接輸出，也可以在經(jīng)過波形變換電路之后變換成鋸齒波，在本系統(tǒng)中產(chǎn)生的所有

23、波形，都可以在接入射極跟隨器后，直接驅動負載進行工作。</p><p>　　由以上可以看出本方案可以產(chǎn)生我們所需要的波形，該方案具有可行性。</p><p>　　4系統(tǒng)所用主要器件介紹</p><p>　　4.1 AD9850芯片簡介</p><p>　　AD9850是AD公司1996年推出的高集成度DDS頻率合成器。它內部包括可編程DDS系

24、統(tǒng)、高性能DAC及高速比較器。它采用先進的CMOS工藝，最高時鐘速率為125MHZ。</p><p>　　4.1.1 AD9850的封裝</p><p>　　AD9850采用CMOS工藝，其功耗在 3.3V供電時僅為 155mW，擴展工業(yè)級溫度范圍為-40～80℃，采用28腳 SSOP表面封裝形式。它的實際引腳排列圖如圖3所示[6]。</p><p>　　圖3 A

25、D9850引腳排列圖</p><p>　　4.1.2 AD9850的組成</p><p>　　AD9850的組成框圖如圖4所示[7]。圖4中層虛線內是一個完整的可編程 DDS系統(tǒng)，外層虛線內包含了 AD9850的主要組成部分。</p><p>　　圖4 AD9850的組成框圖</p><p>　　AD9850內含可編程 DDS系統(tǒng)和高速比較

26、器，能實現(xiàn)全數(shù)字編程控制的頻率合成?？删幊?DDS系統(tǒng)的核心是相位累加器，它由一個加法器和一個 N位相位寄存器組成，N一般為 24～32。每來一個外部參考時鐘，相位寄存器便以步長 M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應正弦波中 0°～360°范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅動 DAC以輸出模

27、式量。 相位寄存器每過 2N/M個外部參考時鐘后返回到初始狀態(tài)一次，相位地正弦查詢表每消費品一個循環(huán)也回到初始位置，從而使整個 DDS系統(tǒng)輸出一個正弦波。輸出的正弦波周期To=Tc2N/M，頻率fout=Mfc/2N，Tc、fc分別為外部參考時鐘的周期和頻率。 AD9850采用 32位的相位累加器將信號截斷成 14位輸入到正弦查詢表，查詢表的輸出再位后輸入到 DAC，DAC再輸出兩個互補的電流。DAC滿量程輸出電流通過一個被截斷成10外

28、接電阻 RSET調節(jié)，RSET的典型值是 3.9kΩ，調節(jié)關系為 ISET=32(1.148V/</p><p>　　4.1.3 AD9850系統(tǒng)功能框圖</p><p>　　AD9850系統(tǒng)功能圖如圖5所示[8]。</p><p>　　圖5 AD9850的系統(tǒng)功能框圖</p><p>　　AD9850在接上精密時鐘源和寫入頻率相位控制字之

29、間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號源或經(jīng)內部的高速比較器轉換為方波輸出。在 125MHz的時鐘下，32位的頻率控制字可使 AD9850的輸出頻率分辨率達0.0291Hz；并具有5位相位控制位，而且允許相位按增量180°、90°、45°、22.5°、11.25°或這些值的組合進行調整 。</p><p>　　4.1.4

30、 AD9850的控制字與控制時序</p><p>　　AD9850有40位控制字，32位用于頻率控制，5位用于相位控制。一位用于電源休眠(power down)控制，2位用于選擇工作方式。這40位控制字可通過并行方式或串行方式輸入到 AD9850，圖 6是控制字并行輸入的控制時序圖[9]。</p><p>　　圖6 AD9850控制字并行輸入時序</p><p>

31、　　在并行裝入方式中，通過 8位總線A0…D7將可數(shù)據(jù)輸入到寄存器，在重復 5次之后再在 FQ-UD上升沿把 40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器（更新 DDS輸出頻率和相位），同時把地址指針復位到第一輸入寄存器。接著在 W-CLK的上升沿裝入8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5個 W-CLK上升沿后，W-CLK的邊沿就不再起作用，直到復位信號或 FQ-UD上升沿把地址指針復位到第一個寄存器。在串行輸入方式 W-C

32、LK上升沿把 25引腳的一位數(shù)據(jù)串行移入，當移動 40位后，用一個 FQ-UD脈沖即可更新輸出頻率和相位。AD9850的復位（RESET）信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。它的參考時鐘頻率一般遠高于單片機AD9850頻率，因此 AD9850的復位（RESET）端可與單片機的復位端直接相連。 </p><p>　　值得一提的是：用于選擇工作方式的兩個控制位，無論并行還是串行最好都寫成 00，并行時

33、的 10、01和串行時的10、01、11都是工廠測試用的保留控制字，不慎使用可能導致難以預料的后果。</p><p>　　4.2 AT89C51芯片簡介</p><p>　　圖7 是AT89C51的引腳圖，引腳說明如下[10]:</p><p>　　圖7 51系列單片機引腳圖</p><p>　　VCC：AT89C51電源正極輸入，接+5V

34、電壓。</p><p>　　GND：電源接地端。</p><p>　　XTAL1：接外部晶振的一個引腳。在單片機內部，它是一反相放大器輸入端，這個放大器構成了片內振蕩器。它采用外部振蕩器時，些引腳應接地。</p><p>　　XTAL2: 接外部晶振的一個引腳。在片內接至振蕩器的反相放大器輸出端和內部時鐘發(fā)生器輸入端。當采用外部振蕩器時，則此引腳接外部振蕩信號的輸入

35、。</p><p>　　RST: AT89C51 的復位信號輸入引腳，高電位工作，當要對芯片又時，只要將此引腳電位提升到高電位，并持續(xù)兩個機器周期以上的時間，AT89C51 便能完成系統(tǒng)復位的各項工作，使得內部特殊功能寄存器的內容均被設成已知狀態(tài)。</p><p>　　ALE/PROG: ALE 是英文"ADDRESS LATCH ENABLE"的縮寫，表示允許地址

36、鎖存允許信號。當訪問外部存儲器時，ALE 信號負跳變來觸發(fā)外部的8位鎖存器 (如 74LS373)，將端口P0的地址總線(A0-A7)鎖存進入鎖存器中。在非訪問外部存儲器期間，ALE 引腳的輸出頻率是系統(tǒng)工作頻率的 1/16，因此可以用來驅動其他外圍芯片的時鐘輸入。當問外部存儲器期間，將以1/12振蕩頻率輸出。 </p><p>　　EA/VPP：該引腳為低電平時，則讀取外部的程序代碼 (存于外部 EPROM 中

37、)來執(zhí)行程序。因此在 8051中，EA 引腳必須接低電位，因為其內部無程序存儲器空間。如果是使用 AT89C51或其它內部有程序空間的單片機時，此引腳接成高電平使程序運行時訪問內部程序存儲器，當程序指針PC 值超過片內程序存儲器地址(如8051/8751/89C51的PC 超過 0FFFH)時，將自動轉向外部程序存儲器繼續(xù)運行。 此外，在將程序代碼燒錄至 8751 內部 EPROM、AT89C51內部 FALSH 時，可以利用此引腳來輸

38、入提供編程電壓（8751為2lV、AT89C51為 12V、8051是由生產(chǎn)廠方一次性加工好)。</p><p>　　PSEN：此為"Program Store Enable"的縮寫。訪問外部程序存儲器選通信號，低電平有效。在訪問外部程序存儲器讀取指令碼時，每個機器周期產(chǎn)生二次PSEN 信號。在執(zhí)行片內程序存儲器指令時，不產(chǎn)生PSEN信號，在訪問外部數(shù)據(jù)時亦不產(chǎn)生PSEN 信號。</p&

39、gt;<p>　　P0：P0 口(P0.0~P0.7)是一個 8 位漏極開路雙向輸入輸出端口，當訪問外部數(shù)據(jù)時，它是地址總線（低 8位）和數(shù)據(jù)總線復用。外部不擴展而單片應用時，則作一般雙向 I／O 口用。P0 口每一個引腳可以推動 8個LSTTL負載。</p><p>　　P2：P2 口(P2.0~P2.7)口是具有內部提升電路的雙向 I/0 端口(準雙向I/O 口)，當訪問外部程序存儲器時，它是高

40、8 位地址。外部不擴展而單片應用時，則作一般雙向 I／O 口用。每一個引腳可以推動 4個LSTL負載。</p><p>　　P1：P1 口(P1.0~P1.7)口是具有內部提升電路的雙向 I/0 端口(準雙向并行</p><p>　　I/O 口)，其輸出可以推動4個LSTTL負載。僅供用戶作為輸入輸出用的端口。 </p><p>　　P3：P3 口(P3.0~P3.

41、7)口是具有內部提升電路的雙向 I/0 端口(準雙向并行 I/O 口)，它還提供特殊功能，包括串行通信、外部中斷控制、計時計數(shù)控制及外部隨機存儲器內容的讀取或寫入控制等功能。其特殊功能引腳分配如下： </p><p>　　P3.0：RXD串行通信輸入 </p><p>　　P3.1：TXD串行通信輸出 </p><p>　　P3.2：INT0 外部中斷 0輸入，低電

42、平有效 </p><p>　　P3.3：INT1 外部中斷 1輸入，低電平有效 </p><p>　　P3.4：T0計數(shù)器 0外部事件計數(shù)輸入端 </p><p>　　P3.5：T1計數(shù)器 1外部事件計數(shù)輸入端 </p><p>　　P3.6：WR外部隨機存儲器的寫選通，低電平有效 </p><p>　　P3.7：RD

43、 外部隨機存儲器的讀選通，低電平有效</p><p><b>　　5硬件電路</b></p><p>　　5.1鍵盤掃描及顯示電路模塊</p><p>　　該系統(tǒng)的鍵盤采用4*4的小按鍵自制鍵盤，利用AT89C51單片機芯片的P0口對其進行掃描，同時，利用74LS164來驅動六位七段數(shù)碼管，使其對鍵盤掃描結果進行顯示。圖中6個顯示器采用共陽級L

44、ED，具體電路[11]如圖8，具體參數(shù)見圖上標注。</p><p>　　圖8 鍵盤控制顯示電路</p><p>　　按鍵與上電復位電路如圖9所示。</p><p>　　圖9 按鍵與上電復位電路</p><p><b>　　外部晶振電路：</b></p><p>　　為滿足AT89C51的工作條件

45、，本系統(tǒng)采用將12MHz的外接無源晶體振蕩器接入到單片機的XTAL1和XTAL2引腳之間來提供AT89C51的外部時鐘信號。同時，為了使晶振能有穩(wěn)定的頻率并能快速起振，在晶振的兩端并聯(lián)兩個電容器C2和C3。具體連接電路如下圖10所示：</p><p>　　圖10 外部晶振電路</p><p>　　5.2 AD9850波形產(chǎn)生電路模塊</p><p>　　對本系統(tǒng)的波

46、形產(chǎn)生模塊，我采用了ATMEL公司的DDS專用芯片AD9850，該芯片可以在單片機的控制下，自動產(chǎn)生頻率與控制信號相符的正弦信號，同時，它自帶的比較器還可以將正弦信號轉換成同頻率的方波信號進行輸出。在這一部分AT89C51單片機主要實施邏輯控制功能：根據(jù)用戶選擇產(chǎn)生波形，形成頻率字，與上位機通信等。波形、幅值的控制主要由數(shù)字電位器構成，即由AT89C51的2根口線對其進行控制。電路設計時，由于AD9850對時鐘信號的質量要求比較高，即時

47、鐘信號的上升沿和下降沿無大的尖峰和凹坑，時鐘信號必須用地線屏蔽。另外，給AD9850的時鐘信號不能低于1 MHz，低于這個數(shù)值時，芯片將自動進入休眠狀態(tài)；當高于此頻率時，系統(tǒng)則恢復正常。最后還要考慮設計良好的去耦電路，去耦電容盡可能靠近器件，并注意良好接地，模擬地和數(shù)字地一定要分開等。具體電路如圖11所示，具體參數(shù)見圖上標注[12-14]。</p><p>　　圖11 波形產(chǎn)生變換電路</p>

48、;<p><b>　　波形變換模塊：</b></p><p>　　本設計采用兩個限幅二極管與放大器LM386構成鋸齒波變換電路。具體電路如下圖12所示。</p><p><b>　　圖12波形變換電路</b></p><p><b>　　信號輸出模塊：</b></p>&l

49、t;p>　　主要是一個典型的以晶體管9018為核心構成的射極跟隨器，信號經(jīng)過這個射極跟隨器后，能直接驅動負載。其具體電路如下圖13所示。</p><p><b>　　圖13射極跟隨器</b></p><p><b>　　6軟件設計</b></p><p><b>　　6.1程序流程</b><

50、;/p><p>　　程序流程圖如下圖14所示：</p><p>　　6.2鍵盤及顯示部分程序</p><p>　　從鍵盤獲得輸入頻率控制字和相位控制字的BCD碼，并把 BCD碼轉為二進制然后根據(jù)頻率與相位的公式，計算出頻率與相位的控制字。通過程序控制，可以逐行對鍵盤進行掃描。通過按鍵輸入數(shù)值，并在數(shù)碼管上顯示。具體源程序見附錄一[15]。</p><

51、p>　　圖14 程序流程圖</p><p>　　6.3 AD9850波形產(chǎn)生程序</p><p>　　軟件編程主要是根據(jù) AD9850 的控制字方式，把具有不同功能的控制字寫入到芯片內部。以并行輸入方式為例 ，對AD9850 操作的40位控制字各位的功能如表 1 所列。在這種方式下當外部參考時鐘頻率為30MHz的情況下，如果要滿足以下幾種技術要求。</p><p

52、>　　（1）1 6倍參考時鐘倍乘器工作；</p><p>　　（2）相位置于 11.25°；</p><p>　?。?）選擇power2up模式；</p><p>　?。?）輸出信號頻率為100KHz。</p><p>　　40位控制數(shù)據(jù)應按如下給出：</p><p><b>　?。?）<

53、;/b></p><p><b>　　（2）</b></p><p>　　W0 =00001001； W1 =00001110；</p><p>　　W2 =00111000； W3 =11100011；</p><p>　　W4 =10001110。</p><p&

54、gt;　　由以上數(shù)據(jù)并根據(jù)芯片相應的控制方式，在AD9850復位后，由單片機給出合適的 W_CLK和FQ_UD 信號，即可通過簡單的操作完成預期的功能。具體源程序見附錄二[4]。</p><p><b>　　7設計的制作與調試</b></p><p><b>　　7.1硬件調試</b></p><p>　　在這一階段，分別

55、對硬件電路中的放大電路，顯示電路，波形變換電路，橢圓濾波器，射極跟隨器部分進行測試，以確定硬件電路能夠正常工作。其部分單元電路的具體調試結果如下所示。</p><p>　?。?）波形變換部分：輸入信號為U=1.4V，F(xiàn)=2.38KHz的方波信號時，輸出為U=1.2V，F(xiàn)=2.38KHz的鋸齒波信號。除信號幅度有所衰減外，其他一切指標符合設計要求。</p><p>　?。?）射極跟隨器部分：

56、輸入信號為U=0.25V，F(xiàn)=250Hz的正弦波信號時，輸出為U=0.3V，F(xiàn)=250Hz的正弦波信號，測試指標符合設計要求。</p><p><b>　　7.2軟件調試</b></p><p>　　程序寫好后，用偉福編譯軟件進行編譯檢查，沒有語法錯誤。在偉福調試軟件中再對程序進行單步運行，通過各窗口觀察程序每一步的執(zhí)行結果，程序工作正常，程序調試結束。把調試好的程序

57、用TOP51編程器寫入單片機AT89C51，然后運行整個系統(tǒng)，并修改程序參數(shù)使系統(tǒng)能夠工作在所需要的狀態(tài)。</p><p><b>　　8結束語 </b></p><p>　　通過本次DDS信號源的電路的設計，我大有收獲。從得到題目到查找資料，從對題目的研究設定到PCB電路板的制作，從電路板的調試到失敗后再一次全部重新開始……在這一個充滿挑戰(zhàn)伴隨挫折的過程中，我感觸頗

58、深，它已不僅是一個對我大學學習掌握知識情況和實際動手能力的檢驗，而且也是對我的鉆研精神，面對困難的心態(tài)，做事的毅力和耐心的的考驗，我在這個過程中深刻感受到了做畢業(yè)設計的意義所在。</p><p><b>　　參考文獻：</b></p><p>　　[1] 王玉珍，李袁柳．直接數(shù)字式合成技術的應用[J]．計算機應用，2003，3(1)：203．</p>&

59、lt;p>　　[2] 柳利軍，周敏鋒．一種簡單的短波DDS 的設計[J]．現(xiàn)代電子技術，2002，7(1)：84-87． </p><p>　　[3] 李江南．一種基于DDS的改進信號合成電路設計[J]．半導體設計，2007，5(3)：431-436．</p><p>　　[4] 沙勝賢，李天宇．直接數(shù)字合成器的設計[J]．長春工程學院學報（自然科學版），2006，5(3)：354-

60、358．</p><p>　　[5] 張淑清．單片微型計算機接口技術及其應用[M]．北京：國防工業(yè)出版社，2001：163-67．</p><p>　　[6] 章慧．DDS技術的原理及AD9850的應用[J]．西北民族大學學報（自然科學版），2005，（03）：35-38．</p><p>　　[7] L J Kuslmer．The composite DDS-A

61、new direct digitals synthesizer architecture[J]．IEEE Proc，AFCS，1993：255-260．</p><p>　　[8] 操長茂．基于AD9850的數(shù)控信號發(fā)生器極其應用[J]．高等函授學報（自然科學版），2002，7(5)：33．</p><p>　　[9] B A Artwick．Micromputer Interfacing

62、[J]．Prentice-Hall，Inc，1980：77-108．</p><p>　　[10] Santa Clara．Microprocessor and peripheral handbook[M]． Intel Corporation，1988：58-65．</p><p>　　[11] 李全利．單片機原理及接口技術[M]．北京：高等教育出版社．2004：50-80．</p

63、><p>　　[12] 肖漢波．一種基于DDS芯片AD9850的信號源[J]．電訊技術，2003，(02)． </p><p>　　[13] 陳大欽．電子技術基礎實驗[M]．北京：高等教育出版社，2003：91-93．</p><p>　　[14] Davide，Johnson，Johnl Hilburn．Rapid Practical Designs of Activ

64、e Filters[J]．JOHN WILEY.INC，1975：203-246．</p><p>　　[15] A Technical Tutorial on Digital Signal Synthesis[J]．Datasheet of Analog Devices，1999．</p><p><b>　　致謝</b></p><p>　

65、　在整個畢業(yè)設計過程中，指導教師xx老師傾注了大量的心血，從選題到開題報告，以及設計中的具體問題，他都嚴格把關、循循善誘。同時，導師淵博的知識、開闊的思路、高度的責任感與嚴謹?shù)闹螌W作風更是我學習的典范，在此向導師致以最崇高的敬意和最誠摯的感謝！同時我還要感謝在我學習期間給我極大關心和支持的各位老師以及關心和幫助過我的同學和朋友。</p><p><b>　　附錄</b></p>

66、<p>　　; P3.4為八位74HC164輸入P3.5為時鐘; 50，51，52，53，54，55，56，57存顯示緩存 bcd碼; 3D，3E，3F，40，41頻率緩存 AD9850contrl 字;端口定義;74hc164DAT EQU P3.4CLK EQU P3.5;ad9850DATA7 EQU P3.3w_clk EQU P3.7FQ_UD EQU P3.2;除法地址dbuf06 equ

67、 20hdbuf08 equ 3dhdbuf10 equ 70horg 0000hljmp start;初始化start:mov 50h，#0h ;顯示頻率置初值 可以自選 十進制，單位Hzmov 51h，#1hmov 52h，#0hmov 53h，#0hmov 54h，#0hmov 55h，#0hmov 56h，#0hmov 57h，#0hlcall SETUP_AD9850lcall value<