基于DSP+FPGA架構視頻處理系統(tǒng)設計及其實現(xiàn).pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數(shù)字視頻和圖像信號技術的研究，已歷經半個世紀，在理論和工程上都取得了很多成果。 視頻信號的研究和處理是當前信號處理的研究重點，本論文介紹了以TI高性能DSP(TMS320C6416)為核心處理器的視頻實時圖像處理系統(tǒng)的設計原理與組成，并基于DSP+FPGA架構實現(xiàn)了該視頻處理系統(tǒng)。系統(tǒng)中DSP承擔核心的視頻圖像處理任務，而FPGA則作為視頻采集單元，預處理單元以及視頻顯示單元。DSP與FPGA的無縫接口帶來了480MB／s的高數(shù)

2、據(jù)吞吐量，合理利用了系統(tǒng)的帶寬資源。DSP與FPGA之間加上總線開關，使系統(tǒng)在總線隔離狀態(tài)下成為雙核系統(tǒng)。雙核系統(tǒng)的成功運作為系統(tǒng)完成更復雜的算法奠定了基礎。系統(tǒng)DSP部分巧妙利用EDMA傳輸鏈機制，在無需CPU干預的情況下，完成了視頻數(shù)據(jù)從FPGA到L2的緩沖加載；在合理支配L2資源的基礎上，實現(xiàn)了目標識別的快速搜索程序；并最終完成了處理程序的Flash燒寫，實現(xiàn)了代碼從Flash到L2的二次bootloader。系統(tǒng)FPGA部分的S

3、DRAM控制器出色完成了FPGA內存的管理；編解碼控制器用于編解碼芯片的配置；視頻預處理模塊實現(xiàn)幀差算法用于自動獲取目標模板；PS／2控制器實現(xiàn)了鼠標的驅動；FIFO控制器合理解決了模塊間時鐘帶寬的不匹配問題，實現(xiàn)視頻數(shù)據(jù)的多路緩存；OSD視頻疊加模塊提供了人機交互，完成了處理結果的最終顯示。 系統(tǒng)從視頻采集、處理到視頻顯示的整個過程分別由DSP與FPGA來協(xié)同承擔，充分考慮了它們各自優(yōu)缺點，使系統(tǒng)在滿足實時性的同時，結構靈活，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論