

已閱讀1頁,還剩68頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、Transport Triggered Architecture(TTA) 是一種調度自由度非常大的體系結構。指令集并行性的開發(fā)不僅限于操作級水平更擴展到了數(shù)據(jù)傳輸級水平。多TTA 核經常被用做協(xié)處理器來進行一些計算量較大的數(shù)學運算。所以多TTA 核上的軟硬件劃分和任務級流水調度對系統(tǒng)性能影響很大。軟件流水是一種能夠大大提升代碼質量的編譯器優(yōu)化方法,利用重疊loop 起始指令的方式來開發(fā)指令級并行性。在多TTA 架構處理器上的軟硬件劃分
2、,任務級流水和軟件流水還沒有得到工業(yè)界和學術界的重視。在這些已經存在工作當中,一些直覺性的啟發(fā)式算法得到廣泛應用,但是這些啟發(fā)式算法并不能保證代碼質量落在一個合理的優(yōu)化范圍之內。 在這篇文章中,我們提出了一種新的基于整數(shù)線性編程的公式來計算TTA 架構處理器上的軟件流水。我們提出的公式是面向有資源限制啟動最優(yōu)并且loop 消耗最小的TTA 架構處理器上的軟件流水。這些整數(shù)線性編程的公式將由GLPK 經計算解出。我們把這種方法應用
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 網絡處理器軟件體系結構研究與實現(xiàn).pdf
- 分片式流處理器體系結構.pdf
- 高可靠處理器體系結構研究.pdf
- 網絡處理器內核體系結構研究.pdf
- 嵌入式處理器的微體系結構優(yōu)化.pdf
- 網絡處理器并行體系結構研究與性能改進.pdf
- 面向空間應用的容錯RISC處理器體系結構研究.pdf
- 基于網絡處理器的NAT-PT網關體系結構.pdf
- 處理器微體系結構模擬加速策略研究.pdf
- Manticore體系結構設計——面向嵌入式系統(tǒng)的異構多核處理器體系結構.pdf
- 現(xiàn)代儀器用多微處理器系統(tǒng)體系結構研究.pdf
- 分片式處理器體系結構上的超塊優(yōu)化技術.pdf
- 基于RISC體系結構的處理器設計與RTL級實現(xiàn).pdf
- 微處理器RSM0112體系結構分析及設計.pdf
- 邏輯核動態(tài)可重構的眾核處理器體系結構.pdf
- 類數(shù)據(jù)流驅動的分片式處理器體系結構.pdf
- 多核處理器體系結構下Linux調度機制的研究.pdf
- 流處理器體系結構上的并行編程模型實驗研究.pdf
- 基于多處理器雙總線體系結構的設計與實現(xiàn).pdf
- A-CORE體系結構分析——處理器數(shù)據(jù)通路設計.pdf
評論
0/150
提交評論