高速數(shù)字信號處理硬件設(shè)計及頻率測量算法的實現(xiàn).pdf_第1頁
已閱讀1頁，還剩91頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、在電子偵察中，需要對通信信號進行搜索、捕獲、參數(shù)估計、調(diào)制識別，解調(diào)等工作。由于電子偵察中的信號通常處于被動接收狀態(tài)，并具有寬頻帶、多調(diào)制方式、多信號、同步序列未知等特點，電子偵察往往采用寬帶接收機，進行高速率的采樣以適應(yīng)不同的碼率及調(diào)制方式，其后的解調(diào)過程需要采用較復(fù)雜的信號處理方式。因此電子偵察的實現(xiàn)對信號處理系統(tǒng)的處理能力提出了較高要求，同時為達到實時性，還要求信號處理系統(tǒng)具有多任務(wù)并行處理能力。 本文基于對電子偵察中信號

2、處理技術(shù)的分析，設(shè)計了高速數(shù)字信號處理板的硬件方案。該方案采用了高性能并行DSP處理器+大容量FPGA邏輯器件進行信號處理，并具有高速AD接口、大容量數(shù)據(jù)存儲和高速數(shù)據(jù)傳輸能力。本文選用四片目前性能最好的浮點DSP處理器ADSP TS201S并采用外部總線和鏈路口混合數(shù)據(jù)耦合的方式構(gòu)成了信號處理板的核心--并行DSP處理器模塊。本文完成了整個信號處理板的硬件設(shè)計以及用FPGA實現(xiàn)了頻率測量算法。本文設(shè)計了一種新的基于FPGA實現(xiàn)的函數(shù)逼

3、近方法，將其用于頻率測量算法的硬件實現(xiàn)時，可以有效的提高運算速度，并減少占用的硬件資源。 本文主要工作如下： 1.分析電子偵察中的信號處理技術(shù)，結(jié)合高速數(shù)字信號處理的特點，完成了高速數(shù)字信號處理硬件板的方案設(shè)計。 2.完成了高速數(shù)字信號處理硬件板的各部分電路設(shè)計。這其中包括混合耦合模型下的并行DSP處理器主體及外圍電路設(shè)計方案，F(xiàn)PGA的高速數(shù)字接口模塊設(shè)計，高速AD接口設(shè)計，DSP的底層程序設(shè)計，USB接口、固

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論