低電壓低功耗滿電源幅度CMOS運算放大器的研究與設計.pdf

1、隨著便攜式電子產品的廣泛應用和晶體管特征尺寸的不斷減小，低功耗設計已逐漸成為當前集成電路設計的研究熱點。為了降低功耗，必然要求降低芯片內部的電源電壓。電源電壓的降低迫使模擬電路單元在動態(tài)范圍、電路速度等方面的性能大大降低，因而使得電路設計更加復雜化。運算放大器是模擬集成電路最重要的電路單元，廣泛應用于各種混合信號處理電路，如A/D、D/A轉換器和有源濾波等模擬電路。因此，低壓低功耗運算放大器的結構設計就成為設計低功耗模擬系統(tǒng)最基本的工作

2、。
　　 本文首先分析了低電壓低功耗模擬集成電路設計所面臨的難點和挑戰(zhàn)；接著簡要介紹了MOS管的工作原理、二級效應以及小信號模型；然后分析了CMOS電路的功耗來源，并介紹了幾種主要的低電壓低功耗模擬集成電路設計技術，比較了各種技術存在的優(yōu)缺點。由于工作在低電源電壓條件下的運算放大器都要求有較寬的輸入輸出擺幅，并滿足輸入跨導恒定。因此，重點闡述了幾種典型的恒跨導軌至軌輸入級技術以及兩種AB類偏置軌至軌輸出結構。最后，結合前面的分析

3、介紹，設計了一款低電壓低功耗滿電源幅度的CMOS運算放大器，該運放采用尾電流溢出控制技術實現(xiàn)恒跨導軌至軌輸入，采用折疊共源共柵結構對輸入級的差分輸出電流求和放大，采用反饋偏置AB類輸出結構實現(xiàn)軌至軌輸出，采用密勒電容補償技術增加增益帶寬和相位裕度。
　　 本文設計的運算放大器采用TSMC公司提供0.35μm CMOS工藝模型，利用Cadence Spectre仿真器進行模擬，在3.3V單電源條件下，其開環(huán)直流增益大約為100dB