高速信號采集與顯示系統(tǒng)的設(shè)計與實現(xiàn)研究.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、高速信號采集顯示系統(tǒng)通過使用大規(guī)模集成電路和液晶顯示器，起到了一個簡易示波器的作用，可以把模擬信號經(jīng)過處理后直觀地顯示出來，方便了對信號的處理與分析。本文對高速信號采集顯示系統(tǒng)的設(shè)計和實現(xiàn)進行了詳細論述，提出了一種新的設(shè)計思路，并充分體現(xiàn)了系統(tǒng)體積小、功能強的設(shè)計要求。 本文中設(shè)計的高速信號采集顯示系統(tǒng)采用非常簡潔的DSP+FPGA設(shè)計結(jié)構(gòu)，使用LCD顯示器，并為用戶提供友好的菜單界面。TI公司的TMS320VC5416作為系統(tǒng)

2、的核心，它調(diào)控整個系統(tǒng)的運行，同時完成對數(shù)據(jù)的處理。ALTERA公司的FPGA(現(xiàn)場可編程門陣列)作為系統(tǒng)的外圍控制器，實現(xiàn)系統(tǒng)的其它很多功能模塊，包括LCD(液晶顯示)控制器、FIFO(先進先出存儲器)、采樣時鐘控制器，等等。 本論文對系統(tǒng)的設(shè)計與實現(xiàn)進行了研究。論文的主要研究工作包括：系統(tǒng)的硬件設(shè)計；整個系統(tǒng)軟件的編寫，其中主要在于開發(fā)DSP的程序和FPGA的VHDL程序。 本系統(tǒng)的實現(xiàn)為實驗中的信號處理與分析提供了

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論