JPEG高速編碼芯片的設計及其性能優(yōu)化.pdf

1、近年來，隨著微電子技術的高速發(fā)展，數(shù)字圖像壓縮編碼技術的逐漸成熟，實時圖像處理在眾多領域有著越來越廣泛的應用，圖像壓縮/解壓芯片已經(jīng)成為多媒體技術的核心，這些芯片的研究成為了信息產(chǎn)業(yè)的新熱點。 本文主要介紹了高速JPEG基本模式壓縮編碼芯片的設計思想、結構和具體方法，并提出了一種JPEG圖像比特率控制的優(yōu)化算法。 論文的主要工作如下：1.通過對JPEG編碼標準的分析，采用Top-Down的模塊化設計方法，提出了JPEG高

2、速編碼器的設計方案，并實現(xiàn)了壓縮全過程的流水線結構。2.在流水線結構中，達到高速的同時，對面積作了優(yōu)化，提出了專用乘法器和加法器結構，以及非關鍵路徑上的面積優(yōu)化方案。 3.所有設計都在Altera公司的CycloneFPGA芯片上進行了驗證，結果表明，設計完全正確，而且可以達到很高的工作頻率。 4.由于某些特定場合對于JPEG壓縮圖像的大小有嚴格的要求，針對這一情況，第五章中提出了一種與JPEG壓縮標準兼容的新的恒比特率