深亞微米集成電路工藝制備中的缺陷問題研究.pdf

1、本文對深亞微米集成電路工藝制備中的缺陷問題進行了研究。主要內(nèi)容如下： (1)對于0.13微米動態(tài)隨機存儲器電路，經(jīng)過缺陷檢測分析，發(fā)現(xiàn)在蝕刻工藝過程中，芯片邊緣會產(chǎn)生表面缺陷，修改了光刻工藝后，使晶片邊緣缺陷得到有效改善，并使良率提高接近2％。 (2)0.13微米邏輯產(chǎn)品的化學機械研磨工藝之后，對缺陷進行檢測分析，發(fā)現(xiàn)在晶片邊緣有環(huán)狀的銅殘留。經(jīng)過多次實驗后，采用了優(yōu)化研磨頭內(nèi)部密閉腔壓力分布加上適當延長最后一道研磨程序

2、在軟研磨墊上的研磨時間兩種優(yōu)化方案，使晶圓的邊沿環(huán)狀金屬殘留幾乎不存在，良率提高了大約2％。 (3)對于0.18微米邏輯產(chǎn)品，采用掃描電鏡對缺陷進行分析檢測發(fā)現(xiàn)在化學機械研磨工藝后，產(chǎn)品表面有輕微的研磨刮傷。通過實驗和分析，采取改善研磨環(huán)境的清潔功能、在研磨液進機臺前加裝一個過濾器和優(yōu)化研磨的控制程序進行了改善，結果晶圓表面的刮傷降低了大約80％左右，產(chǎn)品良率提高了2～3％。 (4)在線下失效分析階段，根據(jù)現(xiàn)有的經(jīng)驗，總