基于FPGA技術的開關同步關合技術研究.pdf_第1頁
已閱讀1頁，還剩80頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、高壓智能同步開關技術是有效抑制電力系統(tǒng)操作過電壓和涌流以及全面提高電能質量的關鍵技術。本論文在詳細研究同步開關技術基礎上，結合目前新興的EDA技術和大規(guī)?？删幊碳夹g，提出了一種全新的基于FPGA、SOPC的同步開關控制的設計方法。 文中首先介紹了同步開關原理，結合SOPC(片上可編程系統(tǒng))設計方法學給出了片上系統(tǒng)軟硬件的功能劃分。整個系統(tǒng)劃分為NiosⅡ系統(tǒng)+硬實時部分，把同步控制單元劃分到硬實時部分，而NiosⅡ負責數(shù)據(jù)管理，

2、人機交互、通訊等實時性相對較低的任務。 對硬實時部分即可編程邏輯區(qū)，采用自頂向下的設計思想，并給出主要模塊的設計、仿真和測試，使用硬件描述語言VHDL對設計進行描述，并且最后在Altera的FPGACYCLONEEP1C6上實現(xiàn)。其關鍵技術為三相電壓過零點的精確檢測，并用QuartusⅡ5.0中嵌入式邏輯分析儀得到驗證。 用SOPCBuilder對NiosⅡ系統(tǒng)進行了系統(tǒng)搭建和生成，在NiosⅡIDE環(huán)境下進行了基于uC

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論