高速LVDS發(fā)送器設計.pdf_第1頁
已閱讀1頁，還剩76頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著信息技術的發(fā)展，數(shù)據(jù)的傳輸量越來越大，數(shù)據(jù)的傳輸速度也要求越來越快。普通并行I/O接口電路由于受到自身電路結構和傳輸線的限制，已經不能滿足不斷發(fā)展的高速微處理器、多媒體、光傳輸連接、智能路由器以及網絡技術的數(shù)據(jù)帶寬要求。而且，隨著數(shù)據(jù)傳輸速度的提高，怎樣保持低功耗也成為人們關注的一個焦點。為此，迫切需要尋求新的I/O接口電路來解決當今所面臨的嚴重問題?；诖薪涌诩夹g的低壓差分信號傳輸技術(LVDS：Low VoltageDiffe

2、rential Signaling)便是解決當今普通并行I/O接口問題的一種新技術，它采用數(shù)據(jù)串行化差分信號傳輸方式，可以有效地降低噪聲和低電磁干擾，還具有低功耗、低噪聲、低成本等優(yōu)點。 本論文基于ANSI/TIA/EIA-644和IEEE P1596.3標準，對LVDS接口電路的發(fā)送電路的原理和結構進行了研究，對LVDS的優(yōu)點進行了分析和總結。在此基礎上，根據(jù)LVDS發(fā)送電路的各個部分的功能將整個發(fā)送電路分為并串轉換、緩沖電路

3、、基準源以及LVDS驅動電路四個核心模塊。 并串轉換電路設計，采用共柵輸入控制結構來實現(xiàn)了高速時鐘的分頻。 緩沖電路的目的在于數(shù)據(jù)從單端向差分信號轉變，同時增加傳輸數(shù)據(jù)的驅動能力，用數(shù)?；旌显O計。 基準源電路是模擬電路，其設計對工藝和溫度特性要求非常高，本文對該部分進行深入研究，并分析不同結構的基準源的實現(xiàn)方法，以及它們的優(yōu)點和缺點，采用閾值電壓補償技術實現(xiàn)了非常高精度的基準源。 LVDS驅動電路是數(shù)模

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論