片上系統(tǒng)SOC測試結構的研究.pdf

1、隨著集成電路制造工藝技術水平和設計能力的不斷提高，片上系統(tǒng)芯片SOC(System0nChip)作為一種高度集成的系統(tǒng)芯片以其強大的功能及優(yōu)越的性能優(yōu)勢已經越來越為人們所接受。然而當半導體制造技術進入超深亞微米及超高集成度的發(fā)展階段以后，各種材料、量子物理、工藝極限、電磁串擾、可靠性問題越來越成為困擾芯片制造技術的難題。同時由于采用SOC芯片采用了大量的IP核，這就對芯片設計和測試帶來了一系列問題。如何在縮短設計周期、降低芯片成本而又不

2、損失芯片性能的前提下完成SOC系統(tǒng)芯片的測試是芯片設計工程師和測試工程師當前所要面對的挑戰(zhàn)。本文將從實現(xiàn)IP核測試復用的角度來研究可復用IP核以及系統(tǒng)芯片SOC的測試結構。 SOC系統(tǒng)芯片測試綜合了目前世界上最先進也是最有效的測試技術、可測性設計方法，其中內建自測試BIST(Built—in—Self—Test)技術也正被廣泛的應用。而作為內建自測試技術的核心部分線性反饋移位寄存器LFSR(LinearFeedbackShift

3、erRegisters)的設計也是業(yè)界比較熱門的一個課題。本文將介紹一種可配置的2一D線性反饋移位寄存器的原理及設計并通過其在并行和串行內建自測試BIST中的應用探討其比較以往傳統(tǒng)的設計的特點。 測試復用技術的關鍵是系統(tǒng)芯片SOC的測試結構的設計，而測試結構又包括了測試訪問機制TAM(TestAccessMechanism)和片上核測試控制的芯片級測試控制器的設計。本文在對幾種常用的測試訪問機制在設計策略方面的介紹的同時會側重討