嵌入式SRAM-SSRAM-FLASH控制器的設(shè)計與關(guān)鍵面積算法研究.pdf

1、本文首先對存儲器發(fā)展過程中出現(xiàn)的數(shù)種不同結(jié)構(gòu)存儲器和存儲器控制器技術(shù)進行總結(jié)，分析它們之間的異同點。以這些研究為基礎(chǔ)，根據(jù)課題來源32位高性能網(wǎng)絡(luò)處理器的需要，設(shè)計了一種存儲器控制器體系結(jié)構(gòu)，最大的特點是采用了地址、數(shù)據(jù)和控制信息的單獨物理通路的體系結(jié)構(gòu)，提高帶寬利用率。該存儲器控制器可外接ROM存儲器、SRAM存儲器、FLASH存儲器，通過寄存器編程來適應(yīng)不同類型的存儲器，能夠較好的利用不同類型存儲器的讀寫帶寬。本文采用verilog

2、硬件描述語言實現(xiàn)了該存儲器控制器部分模塊單元功能的代碼級描述，包括Push-Pop和隊列優(yōu)先級需要的存儲單元，對其進行了仿真驗證。從仿真結(jié)果上看，基本達到設(shè)計要求，實現(xiàn)了基本的讀寫功能；對于CAM設(shè)計，給出了CAM的存儲單元、數(shù)據(jù)比較和輸入的電路結(jié)構(gòu)圖。 本文另外一部分工作，是圍繞集成電路關(guān)鍵面積提取算法開展研究。分析了主流關(guān)鍵面積研究方法中的Monte Carlo方法、多邊形算子方法、Voronoi圖等，指出了傳統(tǒng)關(guān)鍵面積提取

3、方法的不足，并提出了一種改進的、較為精確的關(guān)鍵面積提取方法。相關(guān)計算分析表明：本文改進方法與原方法相比，數(shù)值變化趨勢符合物理規(guī)律，而且要更為精確。由本文典型計算案例分析：當缺陷半徑等于間距大小時，對于簡單的長而窄的線條，改進后的模型比原模型精確度提高約為2．9%；簡單的短而寬線條結(jié)構(gòu)，改進后模型精確度相對比較高，達到3．9%左右；對復雜版圖而言，改進后模型精確度更為突出。就某些典型結(jié)構(gòu)來說，精度提升可達10．4%。所開展的研究對集成電路