監(jiān)測接收機多DSP處理模塊的設計與應用.pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、該文主要探討了監(jiān)測接收機中多DSP處理模塊的設計與應用,寬帶監(jiān)測接收機的中頻處理數(shù)據(jù)量大,實時性高,這樣,對DSP芯片提出了很高的要求,作者通過比較選擇了最適用于監(jiān)測接收機的數(shù)字信號處理器ADSP21160,并結合使用了CPLD、FPGA以及一些專用的CPU來完成監(jiān)測接收機中的數(shù)據(jù)處理.作者提出了由四片ADSP21160組成的簇式多DSP處理模塊的結構并配以了VXI總線,論述了簇式結構的特點,解決了多DSP處理模塊中四片ADSP2116

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論