基于FPGA的軟件無線電DDC設計.pdf

1、軟件無線電DDC(數字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數據流的速率，把低速數據送給后端通用DSP器件進行處理，其性能的優(yōu)劣將對整個軟件無線電系統(tǒng)的穩(wěn)定性產生直接影響。采用專用DDC芯片完成數字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點，但價格昂貴，靈活性不強，不能充分體現軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速，處理能力大大增強，相對于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實現在線重構等諸多優(yōu)勢。

2、正因為這些優(yōu)點，使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設計的目標是在一塊FPGA芯片上實現單通道數字下變頻系統(tǒng)?，F階段主要對軟件無線電數字下變頻器的FPGA實現方法進行了研究分析，重點完成了其主要模塊的設計和仿真以及初步的系統(tǒng)級驗證。 論文首先對軟件無線電數字下變頻的國內外現狀進行了分析，然后對FPGA實現數字下變頻設計的優(yōu)勢作了闡述。在對軟件無線電理論基礎、數字信號處理的相關知識深入研究的基

3、礎上重點研究軟件無線電數字下變頻技術。對數字下變頻的NCO、混頻、CIC、HB、FIR模塊的實現方法進行深入研究，在：MATLAB中設定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對部分模塊建立數學模型并仿真、對模塊的性能進行優(yōu)化。從數字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結構以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調用部分lP Core相結合的方法完成數字下變頻