SRAM時(shí)序單元設(shè)計(jì)及驗(yàn)證.pdf

1、存儲(chǔ)器作為一種極其重要的集成電路產(chǎn)品,歷來(lái)被稱為集成電路工藝發(fā)展的驅(qū)動(dòng)器.在所有的IC產(chǎn)品中集成度和工藝水平最高,應(yīng)用也最廣泛.速度和功耗是衡量存儲(chǔ)器產(chǎn)品性能的重要參數(shù).因而,大容量、高速度和低功耗的存儲(chǔ)器電路成為設(shè)計(jì)的主流.本文首先對(duì)存儲(chǔ)器電路的工作原理及各部分模塊電路的結(jié)構(gòu)特點(diǎn)進(jìn)行了綜述;然后,論文針對(duì)目前大規(guī)模SRAM高速度,低功耗的設(shè)計(jì)要求,設(shè)計(jì)了SRAM存儲(chǔ)單元電路及其外圍電路中的靈敏放大器電路和二級(jí)地址譯碼器電路,并對(duì)這些電

2、路進(jìn)行模擬.結(jié)果表明設(shè)計(jì)具有面積小、滿足時(shí)序、降低功耗,減小串?dāng)_等特點(diǎn);第三,本文對(duì)大容量,高速SRAM的全芯片功能、時(shí)序驗(yàn)證方法加以改進(jìn).編寫了可自動(dòng)生成測(cè)試文件的PERL程序,解決了時(shí)序驗(yàn)證中測(cè)試文件手工編寫困難的技術(shù)問(wèn)題;使用形式驗(yàn)證的方法,借助特殊的symbolic算法及相應(yīng)的EDA工具,解決了存儲(chǔ)器電路功能測(cè)試中仿真時(shí)間過(guò)長(zhǎng)且窮盡測(cè)試難以實(shí)現(xiàn)的技術(shù)問(wèn)題,并給出了相應(yīng)的實(shí)驗(yàn)數(shù)據(jù),得到1R1W的SRAM,7個(gè)時(shí)鐘周期測(cè)試,測(cè)試覆蓋