

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、當(dāng)代超大規(guī)模集成電路設(shè)計(jì)與制造技術(shù)日趨成熟。微處理器,特別是嵌入式微處理器的設(shè)計(jì)實(shí)現(xiàn)以其低功耗、高性能之特征發(fā)展迅速。簡(jiǎn)指令CPU(RISC)作為嵌入式系統(tǒng)業(yè)已成為SOC(片上系統(tǒng))研究與開(kāi)發(fā)的技術(shù)熱點(diǎn)。 本課題完成了基于MIPSII指令系統(tǒng)的32位簡(jiǎn)指令微處理器全流程設(shè)計(jì)實(shí)現(xiàn),由系統(tǒng)級(jí)硬件描述、仿真與綜合驗(yàn)證,直至布局布線(xiàn)及布局優(yōu)化。本項(xiàng)研究所實(shí)現(xiàn)的一體化設(shè)計(jì)流程,反映出筆者在超大規(guī)模SOC設(shè)計(jì)思想和設(shè)計(jì)方法學(xué)等領(lǐng)域進(jìn)行的努力
2、和嘗試。特別是在設(shè)計(jì)流程的組織上所表現(xiàn)出的創(chuàng)新點(diǎn)。本課題所進(jìn)行的設(shè)計(jì)流程應(yīng)用到諸多Synopsys公司的前端和后端設(shè)計(jì)工具。主要應(yīng)用到VCS(驗(yàn)證仿真)、DESIGNCOMPILE(邏輯綜合)、FORMALITY(形式驗(yàn)證)、PHYSICALCOMPILE(物理綜合)、FLOORPLANCOMPILE(布局規(guī)劃)、CTS(時(shí)鐘樹(shù)生成)、PRIMTIME(靜態(tài)時(shí)序分析)、STAR-RCXT(寄生參數(shù)提取)及ASTRO(布局布線(xiàn))等軟體。
3、 首先,設(shè)計(jì)起始于代碼級(jí)的實(shí)現(xiàn)與驗(yàn)證,隨后進(jìn)行了邏輯綜合?;诿娣e約束和時(shí)序約束,進(jìn)行面積和時(shí)序的邏輯約束,進(jìn)入物理設(shè)計(jì)流程。物理設(shè)計(jì)流程以物理綜合著手,以IO單元、兆單元、行通道生成的次序進(jìn)行布局規(guī)劃,完成時(shí)鐘樹(shù)的綜合,進(jìn)而使用ASTRO進(jìn)行布局布線(xiàn)。 本工作在布局布線(xiàn)階段,對(duì)設(shè)計(jì)進(jìn)行了靜態(tài)時(shí)序仿真和寄生參數(shù)的提取,并根據(jù)仿真結(jié)果和參數(shù)對(duì)設(shè)計(jì)進(jìn)行了再規(guī)劃和細(xì)化調(diào)整,并對(duì)邏輯網(wǎng)表和Verilog描述、布圖規(guī)劃之后的網(wǎng)表及門(mén)
4、級(jí)網(wǎng)表、物理綜合后的網(wǎng)表及布圖規(guī)劃后的網(wǎng)表,以及時(shí)鐘樹(shù)綜合后的網(wǎng)表與物理綜合后的網(wǎng)表進(jìn)行了形式驗(yàn)證。通過(guò)對(duì)整個(gè)流程的調(diào)整,對(duì)影響信號(hào)完整性、串繞和寄生參數(shù)的流程進(jìn)行了重點(diǎn)分析和解決,增加信號(hào)線(xiàn)間的間距,采用屏蔽措施,并采用參數(shù)提取和參數(shù)分析工具來(lái)檢測(cè)易出現(xiàn)信號(hào)完整性問(wèn)題的區(qū)域,選擇出其中的區(qū)域并加以解決。在驅(qū)動(dòng)器選擇中,采用緩沖器來(lái)分割長(zhǎng)線(xiàn),減小線(xiàn)的長(zhǎng)度和耦合電容,將緩沖器輸入端的負(fù)載降低到單個(gè)負(fù)載的水平,確保在緩沖器布局布線(xiàn)過(guò)程中做較
5、小的改動(dòng)就可以確保底層規(guī)劃和優(yōu)化的實(shí)施。筆者在設(shè)計(jì)流程中加入了靜態(tài)時(shí)序分析步驟,用以處理噪聲和延遲問(wèn)題。將解決串?dāng)_和時(shí)序的步驟集成到同一流程中。經(jīng)過(guò)反復(fù)的試驗(yàn)和設(shè)計(jì),最終成功的完成了RISC的全流程設(shè)計(jì)。 本設(shè)計(jì)實(shí)現(xiàn)所進(jìn)行的諸多研究與工作具有一定的系統(tǒng)性和可操作性。為日后進(jìn)行更大規(guī)模的64位簡(jiǎn)指令微處理器的設(shè)計(jì)打下了良好的設(shè)計(jì)基礎(chǔ)。本項(xiàng)研究進(jìn)行的過(guò)程中,得到了中芯國(guó)際集成電路制造有限公司、泰鼎多媒體技術(shù)(上海)有限公司的技術(shù)支持
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 8位RISC微處理器的設(shè)計(jì).pdf
- 32位RISC微處理器模塊設(shè)計(jì).pdf
- 32位RISC微處理器設(shè)計(jì)研究.pdf
- 32位RISC微處理器核的設(shè)計(jì).pdf
- 基于RISC的微處理器研究與設(shè)計(jì).pdf
- 8位risc微處理器設(shè)計(jì)與仿真
- RISC處理器指令Cache設(shè)計(jì)及其優(yōu)化.pdf
- 基于MIPS指令集的RISC微處理器控制模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 32位RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- EPIP并行微處理器指令Cache設(shè)計(jì).pdf
- RISC架構(gòu)PLC微處理器的研究和設(shè)計(jì).pdf
- 32位RISC嵌入式微處理器設(shè)計(jì).pdf
- 32位嵌入式RISC微處理器設(shè)計(jì).pdf
- 8086微處理器的指令系統(tǒng)
- 基于MIPS指令集的RISC微處理器數(shù)據(jù)通路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 32位risc微處理器設(shè)計(jì)研究博士論文
- 基于0.13μmcmos工藝的risc微處理器固核設(shè)計(jì)
- 32位RISC嵌入式微處理器設(shè)計(jì)研究.pdf
- 基于RISC架構(gòu)的多線(xiàn)程微處理器設(shè)計(jì)及驗(yàn)證.pdf
- 64位RISC微處理器的低功耗設(shè)計(jì)和后端設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論