低壓低功耗全擺幅CMOS運算放大器設(shè)計與仿真.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、近年來，以電池作為電源的電子產(chǎn)品得到廣泛使用，迫切要求采用低電壓的模擬電路來降低功耗，所以低電壓、低功耗模擬電路設(shè)計技術(shù)正成為研究的熱點。在低壓工作下，CMOS運放信號的動態(tài)范圍減小，信噪比（Signal to Noise Ratio，SNR）降低。為了擴大信號的動態(tài)范圍，低電壓運放通常需要輸入輸出的信號范圍能達(dá)到全擺幅（rail-to-rail）。然而晶體管的閾值電壓（threshold voltage）不會隨著電源電壓等比例降低，解

2、決閾值電壓對電源電壓和輸入信號的受限問題變得十分重要。 本文設(shè)計了一種實用的電平位移（Level-Shifting）電路，為運放的輸入級提供了良好的電平位移。整個電路采用CSMC0.5μ m工藝Level49的參數(shù)模型進(jìn)行設(shè)計，輸入級采用了NMOS管和PMOS管并聯(lián)的互補差動輸入對結(jié)構(gòu)；中間級采用適合低電壓工作的低壓寬擺幅共源共柵（Cascode）結(jié)構(gòu)；輸出級采用傳統(tǒng)的甲類放大器來得到軌至軌（rail-to-rail）的輸出；頻

3、率補償電路通過把補償電容置于共源共柵器件的源級和輸出結(jié)點之間，獲得了高頻的零點和極點分裂；基于與電源無關(guān)的偏置結(jié)構(gòu)，設(shè)計了運放的偏置電路，為運放提供了穩(wěn)定的偏置電壓和偏置電流。 用HSPICE軟件對所設(shè)計的電路進(jìn)行了仿真。在1.3V的工作電源下，運算放大器的共模輸入電壓范圍和輸出電壓擺幅基本上達(dá)到了全擺幅，并能獲得106dB的低頻開環(huán)電壓增益，5.2MHz單位增益帶寬，55°的相位裕度；運放的電源抑制比為93dB，對運放的電源波

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論