TDI CMOS圖像傳感器列級ADC的研究與設計.pdf

1、近年來,隨著CMOS工藝技術能力的提高和圖像處理技術的不斷成熟,CMOS圖像傳感器技術得到飛速發(fā)展。當著眼于低照度,快速運動的物體成像時,CMOS圖形傳感器的應用受到了限制。將時間延遲積分技術應用于線陣CMOS圖像傳感器,對成像物體多次曝光累加等效延長曝光時間,達到提高成像信噪比的目的。面對大陣列像素圖像傳感器時,要求模數(shù)轉換器(analog-to-digital,ADC)具有較高的采樣頻率和較小芯片面積。
　　針對CMOS圖像傳

2、感器中單斜ADC的低轉換速度的問題,本文設計了一種將單斜ADC和時間數(shù)字轉換器(time-to-digital-converter,TDC)結合的時域ADC。將ADC的模擬電壓到數(shù)字轉換過程分為模擬電壓到時間、時間到數(shù)字的轉換。電壓到時間轉換是將輸入電壓信號與斜坡發(fā)生器產(chǎn)生的斜坡電壓信號輸入到比較器中進行比較,得到與模擬電壓信號成比例的時間段。然后用10位TDC量化第一步產(chǎn)生的時間段為數(shù)字碼。這樣ADC的轉換速度主要取決于TDC的量化范

3、圍即斜坡的上升時間寬度。斜坡發(fā)生器由帶周期復位信號的積分器實現(xiàn),斜坡的上升時間寬度由復位信號決定。所設計的TDC為混合型結構,分為粗細量化。粗量化由計數(shù)器完成,可以得到6位轉換,第二步用游標卡尺TDC精細量化計數(shù)器不能量化的余量,精細量化為4位。應用延遲鎖相環(huán)穩(wěn)定游標卡尺TDC中延遲單元的延遲。設計的時域ADC應用于TDI CMOS圖像傳感器中,斜坡發(fā)生器和延遲鎖相環(huán)被所有列共用,列電路包括兩條游標卡尺延遲線、計數(shù)器和比較器。