基于自反饋的測試向量生成算法研究.pdf

1、隨著微電子技術的迅速發(fā)展，集成電路的集成度和復雜度不斷提高，特征尺寸不斷減小，超大規(guī)模集成電路技術已經(jīng)可以在單個芯片上集成上億個晶體管，工作頻率達到2GHz以上，這些使得集成電路的測試越來越困難。
　　 為了更好地完成對集成電路的測試，保證其可靠性，可測試性設計(Design ForTest，DFT)應運而生，DFT在設計電路時就考慮其測試問題，設計出的電路具有更高的可測試性。其中，內建自測試(Built In Self Tes

2、t，BIST)是一種應用廣泛的可測試性設計，BIST通過在電路內部建立測試生成、響應分析、測試控制單元等結構，實現(xiàn)內建自測試，減少測試對費用昂貴的自動測試設備的依賴。
　　 測試向量生成器(Test Pattern Generator，TPG)的設計是BIST方案中最關鍵的部分，TPG的選擇在一定程度上決定BIST技術的硬件開銷和測試效率，因此很多對BIST的研究都集中在 TPG的設計上。結構簡單、硬件開銷小的線性反饋移位寄存器

3、(Linear Feedback Shift Register，LFSR)作為偽隨機測試生成器最常用的硬件結構，在BIST技術中得到廣泛的研究和應用。作為一種BIST技術，由被測電路自己施加測試向量(Test Patterns Applied by Circuit Under Test，TPAC)的自測試方法把被測電路(Circuit Under Test，CUT)視為一種可以利用的測試資源。
　　 本文首先闡述集成電路測試基本

4、理論，介紹TPAC的基本原理和LFSR重播種測試生成，分析循環(huán)自測試路徑技術。為了優(yōu)化TPAC的測試結構，本文將TPAC測試結構中的部分觸發(fā)器構造為一個LFSR(L級)，僅從電路內部反饋得到測試向量的種子(L位)，通過電路自反饋實現(xiàn)LFSR重播種，從分組個數(shù)、硬件開銷兩個方面對 TPAC進行改進。為了提高測試向量種子存在的概率，本文給出一種尋找測試向量中無關位的方法。采用含無關位的MinTest測試集對ISCAS’85基準電路的實驗結果

5、表明，本文方法可以有效減少測試硬件開銷，提高故障覆蓋率。
　　 作為一種有效的電路自測試技術，本文提出的方法不僅適用于組合電路，同時也能應用于時序電路的自測試。通過將全掃描設計的時序電路中的掃描觸發(fā)器(Scan Flip-Flop，SFF)改造為帶多路選擇器的SFF(SFF with multiple，SFFM)，使得SFF既可以接收其原來的輸入，也可以接收來自電路內部反饋節(jié)點的響應值，將SFFM和額外添加的觸發(fā)器構造為一個LF