一種基于CMOS工藝的提高速采樣-保持電路的設計.pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、A/D轉換器是模擬世界與數字處理系統(tǒng)之間的接口。隨著微電子技術的飛速發(fā)展，ADC對高速和高精度兩方面的性能要求越來越高，這使模擬IC的設計者將要面對更多的設計難題，對模擬IC設計提出了更高的要求，業(yè)界對于超高速ADC的研究也越來越重視。
　　 采樣/保持電路是處于A/D轉換器最前端的核心器件，因此，采樣保持電路的性能直接將影響到ADC的整體性能，業(yè)界對它的研究也一直倍加重視。
　　 本文首先簡單的介紹了采樣保持電路設計的

2、相關課題背景和國內外的研究現狀，引出本文的設計目標；其次介紹了ADC的相關原理和性能參數要求，并比較了幾種常用高速ADC的結構；接著分析了MOS開關，噪聲等非理想因素對采樣保持電路的影響，在參考國內外現有設計的基礎上，結合實際情況，根據等效模型推導出開關電容系統(tǒng)傳輸函數，噪聲傳輸函數，并用MATLAB對電路模型進行了仿真。分析了開關對SH的影響，并提出解決方案。在系統(tǒng)的關鍵信號通路應用電壓自舉模擬開關代替?zhèn)鹘y(tǒng)CMOS開關，降低SH的非線

3、性。
　　 在上面的分析和研究的基礎上，本設計基于0.18μmCMOS工藝，使用CadenceSpectre開發(fā)環(huán)境進行仿真，設計了一個8bits1.5GSPS采樣保持電路。在1.5GSPS的采樣頻率下，采用相干采樣，輸入為1VPP該采樣/保持電路的SFDR達到55.63dB，THD為-53.93dB，對應于8bits的分辨率。采用的電源電壓為1.8V，仿真結果表明該電路達到了預期設定的指標，可用于8bits1.5GSPS的超高

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論