1024點(diǎn)浮點(diǎn)FFT處理器的研究與實(shí)現(xiàn).pdf

1、FFT處理器在語(yǔ)音識(shí)別、圖像處理和頻譜分析等有著廣泛的應(yīng)用，在OFDM系統(tǒng)中各子載波的調(diào)制解調(diào)采用一個(gè)實(shí)時(shí)的快速傅里葉變換FFT處理器來(lái)實(shí)現(xiàn)，在OFDM系統(tǒng)中數(shù)據(jù)傳輸?shù)乃俾室话闶窃?Mbps到155Mbps之間，在速度上對(duì)FFT處理器提出了很高的要求。隨著集成電路制造水平的不斷進(jìn)步，自主研發(fā)的高性能FFT處理器成為可能，根據(jù)項(xiàng)目要求，對(duì)專用FFT實(shí)現(xiàn)方法進(jìn)行研究，通過(guò)選用不同硬件結(jié)構(gòu)，在綜合考慮硬件特性和滿足系統(tǒng)設(shè)計(jì)要求的前提下，采用A

2、SIC設(shè)計(jì)方法學(xué)進(jìn)行設(shè)計(jì)，設(shè)計(jì)自由度大，也能夠很好地符合SOC片上系統(tǒng)的設(shè)計(jì)要求。 論文采用自頂向下的設(shè)計(jì)方法設(shè)計(jì)了1024點(diǎn)的浮點(diǎn)數(shù)傅里葉變換FFT處理器，在RTL級(jí)給出了完整的設(shè)計(jì)描述，編寫(xiě)測(cè)試平臺(tái)對(duì)于每個(gè)模塊都進(jìn)行了前仿真和時(shí)序分析，基于DC完成ASIC綜合和時(shí)序約束，在頂層完成功能驗(yàn)證和隨機(jī)性測(cè)試，得到的結(jié)果和由C語(yǔ)言搭建的仿真模塊進(jìn)行比較和對(duì)照，在Matlab中進(jìn)一步驗(yàn)證，最后應(yīng)用于OFDM系統(tǒng)當(dāng)中。 設(shè)計(jì)和驗(yàn)

3、證過(guò)程中主要的創(chuàng)新點(diǎn)有：采用CSA進(jìn)位保留加法器加速浮點(diǎn)數(shù)加法運(yùn)算和浮點(diǎn)數(shù)乘法運(yùn)算，蝶形運(yùn)算單元采用純組合邏輯設(shè)計(jì)，綜合時(shí)認(rèn)為是一條長(zhǎng)周期路徑，占用3個(gè)時(shí)鐘周期的計(jì)算時(shí)間；各級(jí)旋轉(zhuǎn)因子表大小不同，節(jié)省ROM的存儲(chǔ)空間，RAM采用雙口RAM設(shè)計(jì)，可以同時(shí)讀寫(xiě)，增加一個(gè)RAM完成信號(hào)，用于實(shí)現(xiàn)蝶形單元的迭代控制；每一個(gè)中間級(jí)采用雙狀態(tài)機(jī)加計(jì)數(shù)器對(duì)運(yùn)算進(jìn)行控制和讀寫(xiě)地址使能的生成；建立測(cè)試平臺(tái)，對(duì)于流水線中間級(jí)測(cè)試平臺(tái)可以重用，編寫(xiě)結(jié)構(gòu)化Te

4、stbench實(shí)現(xiàn)測(cè)試模塊的可重用性；提出新的針對(duì)于FFT處理器的詳細(xì)驗(yàn)證方案，編寫(xiě)浮點(diǎn)數(shù)和實(shí)數(shù)間轉(zhuǎn)換的軟件接口，基于C語(yǔ)言平臺(tái)編寫(xiě)FFT仿真模塊，和RTL級(jí)頂層模塊輸出的數(shù)值進(jìn)行比較，并利用Matlab輸出最終波形。 最后總結(jié)論文中主要的研究進(jìn)展，展望在數(shù)字信號(hào)處理領(lǐng)域的進(jìn)一步研究方向，并基于FPGA驗(yàn)證完成FFT處理器的研究與實(shí)現(xiàn)。設(shè)計(jì)的浮點(diǎn)數(shù)FFT處理器和別的FFT處理器相比具有很多優(yōu)點(diǎn)，輸入輸出數(shù)據(jù)的范圍得到很大的拓寬，