基于PCI Express總線的高速BCH編解碼器設(shè)計(jì).pdf

1、隨著消費(fèi)類(lèi)電子領(lǐng)域的爆炸式發(fā)展，以多層單元NAND Flash為主的固態(tài)硬盤(pán)(Solid State Disk,SSD)正得到廣泛的應(yīng)用,由于工藝尺寸的持續(xù)縮小和多層單元NAND Flash本身的結(jié)構(gòu)特點(diǎn)，誤碼率持續(xù)提升，傳統(tǒng)的單比特糾錯(cuò)碼已經(jīng)無(wú)法滿足需求，這對(duì)傳統(tǒng)信道糾錯(cuò)碼的糾錯(cuò)性能和編解碼速度提出了新的要求。
　　本文首先針對(duì)當(dāng)前一種主流NAND Flash芯片設(shè)計(jì)了一種BCH(8528,8192,24)糾錯(cuò)碼，能夠糾正106

2、6字節(jié)中的24位錯(cuò)誤。為了提升編解碼速度，采用8位并行編解碼器；更進(jìn)一步的，對(duì)解碼電路中的關(guān)鍵方程求解電路進(jìn)行算法優(yōu)化，在傳統(tǒng)無(wú)逆BM算法的基礎(chǔ)上，設(shè)計(jì)了一種能減小關(guān)鍵路徑延時(shí)以及迭代輪數(shù)的關(guān)鍵方程求解方法，針對(duì)FPGA應(yīng)用，利用關(guān)鍵方程求解電路的可折疊特性，設(shè)計(jì)了一種4通道并行BCH編解碼器，采用流水線作業(yè)實(shí)現(xiàn)解碼器系統(tǒng)架構(gòu)，可以在傳統(tǒng)BCH解碼器的基礎(chǔ)上進(jìn)一步提升速度。
　　在此基礎(chǔ)上，針對(duì)傳統(tǒng)SATA接口速度不夠快的缺點(diǎn)，基

3、于目前廣泛應(yīng)用的PCI Express高速串行總線，設(shè)計(jì)了一種BCH編解碼器控制系統(tǒng)，該系統(tǒng)利用PCI Express總線的高速特性以及Bus Master DMA能力，主動(dòng)向系統(tǒng)內(nèi)存發(fā)起讀寫(xiě)請(qǐng)求，可以極大提升讀寫(xiě)速度。
　　針對(duì)本文的設(shè)計(jì)，對(duì)其進(jìn)行了功能仿真和讀寫(xiě)速度仿真，在Linux操作系統(tǒng)下，設(shè)計(jì)了一種PCI Express設(shè)備驅(qū)動(dòng)，采用Xilinx公司Kintex-7系列FPGA以及Freescale公司P1022 Qor