基于FPGA的YAK SOC原型驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著電子工藝水平越來(lái)越高,SOC(系統(tǒng)芯片)設(shè)計(jì)已經(jīng)成為目前電子系統(tǒng)設(shè)計(jì)的主流。但是隨著嵌入式系統(tǒng)集成度越來(lái)越高,對(duì)系統(tǒng)驗(yàn)證提出了極大的挑戰(zhàn)。目前SOC驗(yàn)證所需資源已占整個(gè)設(shè)計(jì)資源的60％-80％,可見(jiàn)驗(yàn)證已經(jīng)成為SOC設(shè)計(jì)及其實(shí)現(xiàn)的最大技術(shù)瓶頸。在系統(tǒng)芯片SOC的驗(yàn)證中,功能驗(yàn)證成為制約芯片發(fā)展的首要制約因素。雖然仿真器(simulator)采用各種方法來(lái)提高自身的仿真速度,但是硬件仿真器對(duì)硬件的功能進(jìn)行仿真是計(jì)算機(jī)按照硬件的數(shù)學(xué)模型

2、,通過(guò)計(jì)算的方法來(lái)模擬硬件電路的動(dòng)作。隨著芯片的規(guī)模越來(lái)越大,硬件的模型也必將越來(lái)越復(fù)雜,對(duì)硬件進(jìn)行模擬的計(jì)算量也急劇增加。單純利用硬件仿真器進(jìn)行硬件仿真的方法已經(jīng)力所不及,仿真器的仿真速度越來(lái)越慢。業(yè)界迫切的需要找到某種更加完備的設(shè)計(jì)與驗(yàn)證方法來(lái)提高SOC設(shè)計(jì)的效率和可靠性,因此原型驗(yàn)證技術(shù)應(yīng)運(yùn)而生。原型驗(yàn)證技術(shù)的本質(zhì)在于快速地實(shí)現(xiàn)SOC設(shè)計(jì)中的硬件模塊,讓軟件模塊在真正的硬件環(huán)境中高速運(yùn)行,從而實(shí)現(xiàn)SOC設(shè)計(jì)的軟硬件協(xié)同驗(yàn)證。

3、>　　 隨著FPGA在密度和復(fù)雜度上的發(fā)展,大規(guī)模FPGA器件一般都嵌入微處理器,IP核以及多種高速接口標(biāo)準(zhǔn),同時(shí)FPGA具有邏輯靜態(tài)可編程和在線動(dòng)態(tài)重構(gòu)特性,使得FPGA成為一種理想的原型驗(yàn)證器件。
　　 本文的主要研究?jī)?nèi)容是基于FPGA的原型驗(yàn)證技術(shù)。本文從方法論角度針對(duì)FPGA原型驗(yàn)證技術(shù)進(jìn)行相關(guān)研究,在此基礎(chǔ)上,針對(duì)本實(shí)驗(yàn)室項(xiàng)目組的YAK SOC項(xiàng)目設(shè)計(jì)了適用的FPGA原型驗(yàn)證平臺(tái)。主要工作包括原型平臺(tái)原理圖設(shè)計(jì)及其P