一種基于DSP和FPGA實(shí)時(shí)圖像處理平臺(tái)的硬件設(shè)計(jì)與實(shí)現(xiàn).pdf

1、目前,數(shù)字圖像處理技術(shù)廣泛應(yīng)用于各個(gè)領(lǐng)域,向著實(shí)時(shí)性、高速性、高分辨率、多媒體化、智能化的方向發(fā)展。從而高速實(shí)時(shí)性的圖像處理算法迫切需要一個(gè)供其運(yùn)行的功能強(qiáng)大的圖像處理硬件平臺(tái)進(jìn)行驗(yàn)證。
　　 本文的目的是構(gòu)建一個(gè)基于FPGA+DSP的實(shí)時(shí)圖像處理平臺(tái)系統(tǒng),可以很好的滿足現(xiàn)代圖像處理系統(tǒng)對速率、數(shù)據(jù)量、圖像處理系統(tǒng)體積、系統(tǒng)成本、功耗等的要求。它具有很好的實(shí)時(shí)性、小型化的特點(diǎn)。
　　 本文的主要工作如下:
　　

2、1.根據(jù)用戶的要求,對已經(jīng)提出的圖像處理硬件平臺(tái)方案進(jìn)行了詳細(xì)的分析及研究。對Sundance的TIM模塊的結(jié)構(gòu)和性能以及位于TIM模塊上的DSP和FPGA了進(jìn)行了研究,介紹了CCS、ISE和3L Diamond軟件的開發(fā)使用環(huán)境,提出了對核心處理系統(tǒng)的驗(yàn)證方法和驗(yàn)證時(shí)所采用的技術(shù)。
　　 2.對已設(shè)計(jì)的圖像處理硬件平臺(tái)方案進(jìn)行了驗(yàn)證,分別通過對可行性和實(shí)時(shí)性進(jìn)行驗(yàn)證,發(fā)現(xiàn)在核心處理模塊中,CP連線在模塊之間可以通信,而RSL總

3、線在模塊之間的通信失敗。通過分析,發(fā)現(xiàn)了RSL通信問題所在,因此通過對課題的要求和硬件資源進(jìn)一步的分析,提出了新的核心處理模塊的方案。
　　 3.對核心處理模塊改進(jìn)后的新方案進(jìn)行了可行性和實(shí)時(shí)性驗(yàn)證,通過模塊SMT395和SMT338之間的SHB總線對數(shù)據(jù)通信進(jìn)行設(shè)計(jì),并根據(jù)結(jié)果進(jìn)行分析,驗(yàn)證了新方案的可行性;在可行性的基礎(chǔ)上,通過對100張BMP格式的圖像進(jìn)行二值化處理的設(shè)計(jì),分析其結(jié)果,驗(yàn)證了新方案的實(shí)時(shí)性,處理速度達(dá)到了1