基于FPGA的高速誤碼測(cè)試系統(tǒng)硬件電路設(shè)計(jì)與實(shí)現(xiàn).pdf

1、高速誤碼測(cè)試主要應(yīng)用于光通信系統(tǒng)的檢測(cè)中，測(cè)試光通信系統(tǒng)的誤碼率，驗(yàn)證該系統(tǒng)的可靠性。在光通信系統(tǒng)中，系統(tǒng)的誤碼性能是衡量系統(tǒng)優(yōu)劣的一個(gè)非常重要的指標(biāo)，它反映數(shù)字信息在傳輸過(guò)程中受到損傷的程度。
　　 本課題提出的高速誤碼測(cè)試系統(tǒng)，應(yīng)用于對(duì)光通信系統(tǒng)中不同速率SFP光模塊和九針光模塊的誤碼測(cè)試，并且能進(jìn)行人機(jī)界面交互和單機(jī)兩種測(cè)試模式。鑒于國(guó)外高速誤碼儀性價(jià)比低和國(guó)內(nèi)誤碼儀的功能單一以及測(cè)試速率較低的現(xiàn)狀，近年來(lái)光通信系統(tǒng)中越來(lái)

2、越多光模塊的應(yīng)用，研發(fā)高性能的高速誤碼測(cè)試系統(tǒng)顯得尤為重要。本系統(tǒng)是基于FPGA研制而成，連續(xù)速率誤碼測(cè)試可達(dá)3.125Gbps。
　　 本文主要完成了以下幾個(gè)方面：
　　 1)分析已有的誤碼測(cè)試的實(shí)現(xiàn)方式：軟件實(shí)現(xiàn)；FPGA與單片機(jī)實(shí)現(xiàn)；FPGA和外部并串處理芯片等方式，應(yīng)用FPGA實(shí)現(xiàn)邏輯設(shè)計(jì)和控制電路的方案。
　　 2)誤碼測(cè)試系統(tǒng)主要基于FPGA和外圍電路實(shí)現(xiàn)，這就要求電源系統(tǒng)中電壓多樣，電壓穩(wěn)定性和功耗

3、，系統(tǒng)通過(guò)SPICE仿真分析，實(shí)現(xiàn)DC/DC電源和LDO共同供電的電源方案，電源子板設(shè)計(jì)和調(diào)試很好的滿足整個(gè)電源系統(tǒng)要求。
　　 3)系統(tǒng)實(shí)現(xiàn)7種速率的誤碼測(cè)試，時(shí)鐘系統(tǒng)通過(guò)方案驗(yàn)證，時(shí)鐘基頻和時(shí)鐘抖動(dòng)性能要求高，選擇高精度晶振輸入設(shè)計(jì)時(shí)鐘系統(tǒng)，才完全滿足系統(tǒng)要求。
　　 4)誤碼測(cè)試系統(tǒng)作為測(cè)試系統(tǒng)，系統(tǒng)抖動(dòng)要求高，通過(guò)實(shí)際調(diào)測(cè)和理論分析，分別從電源系統(tǒng)，時(shí)鐘系統(tǒng)，PCB設(shè)計(jì)分析抖動(dòng)因素，實(shí)現(xiàn)系統(tǒng)優(yōu)化。
　　

4、5)高速誤碼測(cè)試系統(tǒng)的最高測(cè)試速率在3.125G，PCB設(shè)計(jì)應(yīng)滿足高速電路PCB設(shè)計(jì)要求，課題分別從PCB疊層設(shè)計(jì)，阻抗控制，電路環(huán)流和電路端接技術(shù)等方面完成PCB的設(shè)計(jì)；對(duì)高速電路進(jìn)行信號(hào)完整性和電源完整性仿真，達(dá)到設(shè)計(jì)的目標(biāo)。最后通過(guò)系統(tǒng)調(diào)試，實(shí)現(xiàn)高速誤碼測(cè)試的功能和最優(yōu)化的性能。
　　 論文的關(guān)鍵部分在于電源系統(tǒng)和時(shí)鐘系統(tǒng)硬件電路的設(shè)計(jì)；在系統(tǒng)PCB設(shè)計(jì)部分也進(jìn)行了重點(diǎn)分析和設(shè)計(jì)，通過(guò)系統(tǒng)實(shí)際調(diào)試，對(duì)系統(tǒng)抖動(dòng)性能分析，實(shí)現(xiàn)