基于FPGA的內(nèi)存控制器的設(shè)計與應(yīng)用.pdf

1、目前，SDR SDRAM、DDR SDRAM、DDR2 SDRAM憑借其價格低廉、容量大、速度快等優(yōu)點，仍然占據(jù)著高速存儲設(shè)備的主要市場，廣泛的應(yīng)用到消費類電子產(chǎn)品、通信類產(chǎn)品和大量嵌入式系統(tǒng)的設(shè)計開發(fā)中。因此能夠設(shè)計一款對SDR SDRAM、DDR SDRAM和DDR2 SDRAM都適合的內(nèi)存控制器，為各類不同系統(tǒng)中的設(shè)計開發(fā)與應(yīng)用提供了很大的便利，這樣一款內(nèi)存控制器將會具有良好的應(yīng)用前景。
　　 論文在詳細(xì)研究了JEDEC組

2、織制定的SDR SDRAM、DDR SDRAM和DDR2 SDRAM內(nèi)存的技術(shù)規(guī)范文檔基礎(chǔ)上，通過分析這三種內(nèi)存芯片的內(nèi)部功能模塊、控制操作命令及工作流程，總結(jié)出一套適合這三種內(nèi)存芯片的內(nèi)存控制器架構(gòu)，然后采用了自頂向下(TOP-DOWN)的設(shè)計方法，使用VHDL語言完成了各功能模塊的RTL級的邏輯描述，通過綜合仿真對設(shè)計進(jìn)行了功能驗證。最后通過Xilinx的Spartan3 FPGA完成了SDR SDRAM、DDR SDRAM、DDR

3、2 SDRAM內(nèi)存控制器的硬件驗證及其在CMOS圖像采集系統(tǒng)上的應(yīng)用研究。
　　 論文研究重點包括以下幾個方面：
　　 (一)對適用于SDR SDRAM、DDR SDRAM和DDR2 SDRAM的結(jié)構(gòu)、接口和時序進(jìn)行了深入研究與分析，總結(jié)出內(nèi)存控制器設(shè)計中的關(guān)鍵技術(shù)特性。
　　 (二)各內(nèi)存控制器的結(jié)構(gòu)劃分：由時鐘產(chǎn)生模塊、控制命令模塊、指令譯碼模塊和數(shù)據(jù)通道模塊組成，對各模塊的結(jié)構(gòu)及實現(xiàn)方法進(jìn)行了分析和設(shè)計。<

4、br>　　 (三)采用自頂向下(TOP-DOWN)的設(shè)計方法，使用VHDL語言完成了各功能模塊的RTL級設(shè)計。
　　 (四)使用Modelsim軟件進(jìn)行功能仿真和Synplify Pro軟件進(jìn)行邏輯綜合優(yōu)化。
　　 (五)構(gòu)建了基于Xilinx的Spartan3 FPGA的各內(nèi)存控制器的硬件仿真平臺，完成了對內(nèi)存控制器的仿真驗證。
　　 (六)完成了內(nèi)存控制器在CMOS圖像采集系統(tǒng)的應(yīng)用研究。
　　 本