寬帶雷達(dá)目標(biāo)模擬器中數(shù)字信號(hào)處理單元的分析與設(shè)計(jì).pdf

1、采用雷達(dá)目標(biāo)模擬技術(shù)來(lái)實(shí)現(xiàn)雷達(dá)多種性能的檢測(cè)是目前國(guó)內(nèi)外有關(guān)雷達(dá)信號(hào)處理研究中的一個(gè)熱點(diǎn)問(wèn)題，由于DSP技術(shù)的飛速發(fā)展，其在保證系統(tǒng)實(shí)時(shí)性的要求方面有著無(wú)可比擬的優(yōu)勢(shì)，因此將DSP作為雷達(dá)目標(biāo)模擬系統(tǒng)中信號(hào)處理單元的關(guān)鍵應(yīng)用模塊進(jìn)行研究具有一定的實(shí)際應(yīng)用價(jià)值。同時(shí)由于受信號(hào)采樣定理的限制，寬帶信號(hào)的處理對(duì)硬件系統(tǒng)的要求越來(lái)越高，所以探討一種可以緩解硬件系統(tǒng)壓力的理論方法也是目前的一個(gè)重要課題。
　　本文首先對(duì)寬帶雷達(dá)目標(biāo)模擬器中數(shù)

2、字單元的整體框架設(shè)計(jì)進(jìn)行了分析研究，然后重點(diǎn)針對(duì)模擬器中數(shù)字信號(hào)處理單元DSP系統(tǒng)進(jìn)行了詳細(xì)分析和模塊設(shè)計(jì)，主要進(jìn)行的工作有：
　　（1）對(duì)于系統(tǒng)中所用的寬帶雷達(dá)發(fā)射信號(hào)進(jìn)行合理的壓縮和解壓縮，以緩解模擬器硬件系統(tǒng)的壓力，提出了利用壓縮感知理論，在DSP系統(tǒng)的核心器件TMS320C6416 DSP上完成對(duì)雷達(dá)發(fā)射信號(hào)的壓縮以及準(zhǔn)確重構(gòu)，與僅在理論上做的仿真實(shí)現(xiàn)相比更具有實(shí)際性。
　?。?）利用DSP內(nèi)嵌的PCI接口完成工控機(jī)

3、與DSP間的數(shù)據(jù)傳輸，采用windriver作為開發(fā)PCI驅(qū)動(dòng)的工具，與文獻(xiàn)[18][19]中利用DDK和Driver Studio開發(fā)驅(qū)動(dòng)相比，極大的縮短了開發(fā)周期，且傳輸速度達(dá)到了指標(biāo)要求的100MB/s。
　　（3）對(duì)于DSP與SDRAM間的數(shù)據(jù)傳輸，嚴(yán)格按照時(shí)序的要求對(duì)DSP的EMIF接口相關(guān)的寄存器進(jìn)行合理的配置，實(shí)現(xiàn)傳輸速度為400MB/s的準(zhǔn)確傳輸。
　?。?）采用PDT方式完成SDRAM與FPGA間傳輸速度為