

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、異步電路在握手協(xié)議中產(chǎn)生各個分控時鐘控制信號,以交互式的聯(lián)系取代了同步電路的全局時鐘,使其在速度、功耗、魯棒性、可重用性等諸多方面較之同步電路具有獨特的優(yōu)勢,目前,異步電路設(shè)計的研究已經(jīng)成為國際上的熱點。
本文首先研究宏單元的設(shè)計流程與庫文件的生成方法。由于宏單元能夠?qū)崿F(xiàn)比標(biāo)準(zhǔn)單元復(fù)雜的功能,因而可提高設(shè)計效率。單元庫文件的編寫涉及到功耗,時序,電容等各個參數(shù)的精確提取。本文以C單元的設(shè)計實現(xiàn)為例,在HJTC Logic
2、0.25μm工藝下,對C單元進行了功能的模擬、仿真、參數(shù)提取、數(shù)據(jù)的整理以及technology library的編譯,使之成為該標(biāo)準(zhǔn)單元庫的一個宏單元,并能在異步控制電路中得以調(diào)用。
采用基于宏單元的異步電路設(shè)計方法設(shè)計了一款32位異步乘法器。該異步乘法器包括數(shù)據(jù)部分和控制部分,實現(xiàn)子字并行功能,可同時支持8位、16位以及32位數(shù)據(jù)運算。在其控制電路部分采用的是冗余四段握手協(xié)議(RFLC),這種協(xié)議提高了握手協(xié)議的效率,
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于宏單元異步加法器的研究與設(shè)計.pdf
- 基于fpga的乘法器設(shè)計
- 基于fpga的乘法器和除法器
- 快速乘法器的設(shè)計.pdf
- 一種高性能乘法器的設(shè)計與研究——43位浮點乘法器的設(shè)計與研究.pdf
- 基于PowerPC體系結(jié)構(gòu)的乘法器設(shè)計與驗證.pdf
- 余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計.pdf
- 浮點32位并行乘法器設(shè)計與研究.pdf
- 有限域乘法器的設(shè)計實現(xiàn)與優(yōu)化.pdf
- 直接補碼陣列乘法器的設(shè)計原理
- 乘法器與調(diào)制器.pdf
- 原碼一位乘法器設(shè)計
- 素域上乘法器的FPGA設(shè)計與實現(xiàn).pdf
- 乘法器課程設(shè)計--基于vhdl的數(shù)字系統(tǒng)設(shè)計
- 模擬乘法器概述
- 8位乘法器畢業(yè)設(shè)計
- fpga乘法器畢業(yè)設(shè)計開題報告
- 一種基于乘法器控制的pfc芯片設(shè)計
- 一種基于乘法器控制的PFC芯片設(shè)計.pdf
- 習(xí)題四位乘法器的設(shè)計
評論
0/150
提交評論