集成電路新型ESD防護器件研究.pdf

1、集成電路的ESD（Electrostatic Discharge）防護設計是提高集成電路和電子系統(tǒng)可靠性的重要關鍵技術。本文分析了集成電路ESD防護設計及其應用背景，提出了新穎的ESD防護器件，滿足了應用領域新技術的要求，并借助理論分析和TCAD（Technology Computer Aided Design）仿真設計研究了器件的工作機理，對有關結果進行流片實驗和測試驗證。
　　本研究主要內容包括：⑴提出了基于0.35μmCMO

2、S工藝的新型 GGISCR（Gate-Grounded-nMOS Incorporated Silicon Controlled Rectifier）器件，相比目前通用的LVTSCR（Low Voltage Triggered Silicon Controlled Rectifier）器件，在不增加器件面積、不降低器件魯棒性的前提下可將維持電壓提升到7.9V，40μm寬度的GGISCR器件的失效電流達到4.4A，解決了傳統(tǒng)ESD防護器件

3、在器件面積、魯棒性和維持電壓三者之間折中矛盾的關鍵難題。論文借助使用TCAD仿真工具，研究了器件在ESD應力下的直觀重要物理量，包括：電場、電流密度和碰撞離化率等，結合上述結果對其工作機制進行分析和闡述。有關結果發(fā)表在TED期刊，并申請發(fā)明專利。⑵提出了基于0.35μm40V BCD（Bipolar CMOS DMOS）工藝的改進型GGISCR器件，通過優(yōu)化器件結構和并聯(lián)小尺寸 GGLDMOS（gate-grounded Lateral

4、 Double-diffused MOS）器件，完整地驗證了其ESD防護的有效性，該設計成功應用于某上市公司的電源管理芯片的電源鉗位單元。主要的創(chuàng)新點是基于BCD工藝的特點進一步縮小了器件的回滯窗口，失效電流達到3.5A。通過堆疊的方式極大地提高了器件的維持電壓，解決了電源鉗位單元存在的閂鎖問題，滿足18V和24V電源應用，技術指標優(yōu)越。⑶設計了一種新型ESD防護器件FP-LDMOS-SCR（Floating P+ Lateral Do

5、uble-diffused MOS Silicon Controlled Rectifier）器件，用于0.35μm40V BCD工藝I/O接口的ESD防護。通過在LDMOS器件漏端設計浮空P+區(qū)，將器件的失效電流提升到2.7A，且不影響器件正常工作的I-V特性。FP-LDMOS-SCR器件提升了高壓I/O接口的ESD魯棒性且降低了閂鎖風險。有關結果發(fā)表在MR期刊。⑷在0.35μm80V BCD工藝平臺上設計了LDMOS-SCR器件，解

6、決了傳統(tǒng) LDMOS器件在 ESD應力下出現(xiàn)過早失效的關鍵難題。TLP測得LDMOS-SCR器件失效電流值為4.3A。通過在漏端插入一個場氧結構，將LDMOS-SCR器件的擊穿電壓從92V提升到99V，進一步增強了器件耐壓特性。⑸設計了具有超高魯棒性的ESD防護器件，其失效電流高達18.9A，滿足 IEC61000-4-215KV接觸放電的ESD防護等級。主要的創(chuàng)新點是在對GGISCR器件的失效機理分析的基礎上，設計了高效的圓形版圖器件

7、，其FOM（Figure of Merit）值為137AV/pF，比常規(guī)的多指條型版圖性能提升73％，技術指標遠優(yōu)于目前業(yè)界的主流產(chǎn)品，有關結果已申請發(fā)明專利。⑹設計了一種新型的穿通型五層 N++P+PP+N++結構的TVS（Transient Voltage Suppressor）器件。其十二指條型器件獲得超過10A的失效電流，不大于0.17pF的寄生電容，解決了傳統(tǒng)TVS器件寄生電容過大影響系統(tǒng)信號完整性的問題，滿足諸如USB3.0