兩端口EHCI設計及內(nèi)嵌模式下API接口的實現(xiàn).pdf

1、EHCI(Enhanced Host Controller,加強的主機控制接口)是USB(Universal Serial Bus,通用串行接口)2.0版本協(xié)議下的國際標準主機接口,在市場上得到了廣泛的應用。
　　本次研究的主要目的有三個,一是通過Verilog硬件設計語言,設計出一版?zhèn)鬏斔俣雀烨覠o限接近理論值480Mb/s的EHCI,并且RTL代碼是可綜合的;二是要實現(xiàn)兩個線上傳輸接口;三是在設計中添加額外的寄存器,然后在使用

2、到這些寄存器基礎上用C語言設計API(Application Programming Interface,應用程序編程接口)接口,通過使用API接口,系統(tǒng)可以在不使用標準EHCI驅動的情形下,控制EHCI做傳輸。
　　本次研究的第一步工作是架構規(guī)劃,在論文中系統(tǒng)的描述了如何根據(jù)設計的目標計算出設計中重要參數(shù)的方法,這些參數(shù)包含F(xiàn)IFO的大小,pipe-line深度等重要參數(shù),在確定了參數(shù)之后,規(guī)劃各個模塊的功能及實現(xiàn)方式,例如各個

3、模塊所在的時鐘領域,模塊與模塊之間如何協(xié)調(diào)工作,以及穿頻問題的處理方式。之后就是根據(jù)之前的規(guī)劃實現(xiàn)RTL代碼的工作,在實現(xiàn)RTL代碼的時候,需要嚴格遵守代碼風格,確保代碼可以被綜合成網(wǎng)表。然后就是仿真驗證,此次仿真的環(huán)境是采用UVM(Universal Verification Methodology,通用驗證方法)驗證方法學實現(xiàn)的,測試內(nèi)容全面,效率高。在仿真工作即將結束的時候,同步進行了FPGA測試和API接口代碼的實現(xiàn),并且將AP

4、I接口的代碼在FPGA上進行了測試。最后一步就是在仿真環(huán)境中測試EHCI的傳輸速度,以及通過綜合代碼,確定EHCI的面積大小。
　　通過本次設計,可以確認的是,實際上EHCI的傳輸速度最快能夠達到416Mb/s,已經(jīng)比較接近理論值480Mb/s,市面上測試到的EHCI的速度最快就300Mb/s左右。能夠達到這樣的傳輸速度需要兩個前提條件,一是驅動程序盡量不將沒有用處的傳輸控制包排入傳輸列表中,并且每次傳輸?shù)膫鬏斄勘M量達到最大值。另